适用于模拟及模数混合IC的ESD保护结构

本文介绍两种适合于高频 CMOS 模拟电路的 ESD 保护结构,即用于模拟电路的 ESD保护结构和集总(all-in-one)ESD 保护结构。模拟 ESD 保护结构用于保护模拟输入和输出端,适合于电流模式、高频和高分辨率电路。集总 ESD 保护结构适合于高速、射频和混合信号集成电路。     

中电网在线座谈精华

ESD器件是不是越靠近被保护的器件越好？很多IC都在内部集成了ESD保护，是否还需要外加ESD？     

基于CMOS工艺的全芯片ESD保护电路设计

介绍了几种常用ESD保护器件的特点和工作原理,通过分析各种ESD放电情况,对如何选择ESD保护器件,以及如何设计静电泄放通路进行了深入研究,提出了全芯片ESD保护电路设计方案,并在XFAB 0.6 μm CMOS工艺上设计了测试芯片.测试结果表明,芯片的ESD失效电压达到5 kV.     

基于SOI工艺集成电路ESD保护网络分析与设计

由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。     

ESD解决方案满足今天与未来电路的保护需求

ESD问题无处不在 ESD经常发生，影响到所有手持设备。必须对IC加以保护，因为其中大多数无法承受高于2kV的ESD。如何进行有效的ESD保护已成为电子设备制造商面对的重要课题。     

CMOS集成电路中ESD保护技术研究

分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护。     

利用键合线提高ESD保护电路射频性能的研究

提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高了ESD保护电路射频性能。针对一款达林顿结构ESD保护电路,制作了现有ESD保护电路结构和新型ESD保护电路结构的测试板级电路,测试结果表明:两种ESD保护电路结构的抗静电能力均达到20 kV,现有ESD保护电路结构在0～4.3 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为4.3 GHz;新型ESD保护电路结构在0～5.6 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为5.6 GHz。     

亚微米集成电路的ESD保护设计

介绍了一种带ESD瞬态检测的VDD-VSS之间的电压箝位结构,归纳了在设计全芯片ESD保护结构时需要注意的关键点;提出了一种亚微米集成电路全芯片ESD保护的设计方案,从实例中验证了亚微米集成电路的全芯片ESD保护设计.     

ESD9L：单线ESD保护器件

安森美半导体推出新的超低电容静电放电（ESD）保护器件系列的首款产品。新的ESD9L是一款单线ESD保护器件，提供0．5pF电容和低钳位电压。采用适合ESD保护应用的小型封装，适用于手机、MP3播放器、个人数字助理（PDA）和数码相机等便携应用的高速数据线路保护。     

基于超低电容技术的ESD保护器件

ESD7L5．0D和NUP4212能够将15kV的输入ESD波形在数纳秒内钳位至低于7V,确保对ESD敏感的IC提供最高水平的保护。诸如聚合物和陶瓷压敏电阻等其他低电容片外ESD保护技术也提供低电容,但它们的ESD钳位电压远高于ESD7L5．0D和NUP4212。     

CMOS VLSI ESD保护电路设计技术

本文对CMOSVLSI芯片ESD失效现象及其ESD事件发生机理进行了分析,介绍了CMOSVLSIESD保护电路设计技术。使用具有大电流放电性能的MOS器件构成的ESD电路,以及采用周密的版图布局布线技术,可实现良好的ESD保护性能。     

基于SCR的双向ESD保护器件研究

可控硅整流器件(SCR)结构用于集成电路的静电放电(ESD)保护具有提高保护效率,减小芯片面积和降低寄生参数的优点.对基于SCR的双向ESD保护器件进行了研究;建立了一种ESD保护器件仿真设计平台,对该器件的结构、关键参数和性能进行了系统的仿真和优化.得到的改进器件不仅对ESD人体模型(HBM)的保护性能好,引入电路的寄生效应小,而且ESD保护的各关键性能参数也可以方便地进行调整.     

TFT_LCD驱动芯片GATE／SOURCE静电保护电路设计与实现

文章描述了TFT_LCD驱动芯片防静电（ESD）保护电路的布局,重点分析和设计了TFT_LCD驱动芯片GATE和SOURCE引脚的ESD保护电路。ESD保护电路布局上,采用髓排ESD电路错开呈”品字形“排列,使ESD电流均匀流通。在GATE保护电路中,采用二极管接法代替通用PMOS,防止电路产生Latch-up效应。SOURCE的保护电路中．NMOS的Drain设计了RPO（Resisl Protection Oxide）,使流经Drain的电流均匀分散,使二次击穿电压升高。     

几种应用于触摸感应电路的ESD保护结构设计

电容式触摸感应检测按键电路是一类对静电特别敏感的电路,因此静电放电(ESD)保护结构的选择问题对这一类电路显得特别重要。一方面要确保所选择的ESD保护结构有足够的抗静电能力,另一方面这种ESD保护结构又不能使芯片的面积和成本增加太多,基于此要求,介绍了3种应用在电容式触摸感应检测按键电路中的ESD保护结构。主要描述了这3种结构的电路形式和版图布局,着重阐述了为满足电容式触摸感应检测按键电路的具体要求而对这3种结构所作的改进。列出了这3种改进过后的ESD保护结构的特点、所占用芯片面积以及抗静电能力测试结果的比较。结果表明,经过改进后的3种ESD保护结构在保护能力、芯片面积利用率以及可靠性等方面都有了非常好的提升。     

瞬变电压抑制器

ESDAXLC6—1MY2瞬变电压抑制器（TVS）为ESD保护器件建立新超低电容标准，在保护画质的同时，让ESD保护性能符合现行的工业标准。     

元器件与组件

基于超低电容技术的ESD保护器件ESD7L5.0D和NUP4212能够将15kV的输入ESD波形在数纳秒内钳位至低于7V,确保对ESD敏感的IC提供最高水平的保护。     

一种CMOS新型ESD保护电路设计

金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。     

IC设计中的ESD保护技术探讨

ESD是集成电路设计中最重要的可靠性问题之一。IC失效中约有40%与ESD/EOS(电学应力)失效有关。为了设计出高可靠性的IC,解决ESD问题是非常必要的。文中讲述一款芯片ESD版图设计,并且在0.35μm 1P3M 5V CMOS工艺中验证,成功通过HBM-3000V和MM-300V测试。这款芯片的端口可以被分成输入端口、输出端口、电源和地。为了达到人体放电模型(HBM)-3000V和机器放电模型(MM)-300V,首先要设计一个好的ESD保护网络。解决办法是先让ESD的电荷从端口流向电源或地,然后从电源或地流向其他端口。其次,给每种端口设计好的ESD保护电路,最后完成一张ESD保护电路版图。     

超薄ESD保护阵列

NUP4016和ESD11L5．0D是两款低电容静电放电（ESD）保护新产品。这些新产品采用ESD保护平台,增强钳位性能,并维持超低电容和极小裸片尺寸。新器件的超小型封装厚度比此前版本封装低20％,是需要在超薄封装中提供优异保护性能的手机、MP3播放器、平板显示器和其他高速通信等便携应用的极佳保护器件。     

E2PROM工艺的ESD保护电路失效分析

ESD保护电路已经成为集成电路不可或缺的组成部分,如何避免由ESD应力导致的保护电路的击穿已经成为CMOSIC设计过程中一个棘手的问题。光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、微红外发光显示设备EMMI等的应用可以揭示ESD保护电路的失效原因及机理。文章通过对一组击穿失效的E2PROM工艺的ESD保护电路实际案例的分析和研究,介绍了几种分析工具,并且在ESD失效机制的基础上,提出了改进ESD保护电路的设计途径。