3GHz～5GHz超宽带噪声系数稳定的低噪声放大器

采用共源共栅级结构和源极负反馈电路设计了一款应用于超宽带系统的低噪声放大器电路。结合巴特沃斯滤波器的特性,实现放大器的输入、输出匹配网络,并详细分析了电路的噪声系数。基于TSMC 0.18μm CMOS工艺,在3 GHz～5 GHz频带范围内对电路进行ADS软件仿真。仿真结果表明,在1.8 V供电电压下,功耗为13.2 mW,最大增益达到15 dB且增益平坦,最大噪声系数仅为1.647 dB,输入反射系数S11<-10 dB,输出反射系数S22<-14 dB。     

5.8 GHz 0.18μmCMOS低噪声放大器的设计

基于0.18μm CMOS工艺,设计了一个新型的低噪声放大器。在该放大器中,采用带有级间匹配的共源共栅结构。采用级间匹配结构实现了低功耗高增益。为了降低芯片面积,使用LC并联网络代替传统的大电感。仿真结果表明,在5.8 GHz的工作频率下,功率增益大约为10.3 dB,而反向隔离度低于－16 dB。同时具有比较好的输入输出匹配。除此之外,还获得了比较小的最小噪声系数和比较好的线性度。在1.5 V的供电电压下,电路的静态功耗为12.7 mW。     

一种超宽带低噪声放大器

提出一个共源共栅结构的超宽带低噪声放大器。该电路基于台积电0.18μmCMOS工艺,工作在3GHz～5GHz频率下,用来实现超宽带无线电。仿真结果表明,该低噪声放大器有最大13.6dB的增益。整个频段噪声系数小于1.9dB。输入和输出反射损耗都小于-11dB。一阶压缩点在-15dBm左右。功耗为18.7mW。     

T/R组件中高线性度低噪声放大器的设计

利用线性化补偿技术设计了一个位于接收前端T/R组件中的高线性低噪声放大器,通过在常用共源共栅电路中加入线性辅助电路实现。该电路在其他指标基本不变的情况下,线性度提高约15 dB。采用CMOS 0.18μm工艺设计该电路。     

一种射频CMOS低噪声放大器的设计

应用TSMC0.35um CMOS工艺模型,设计了可应用于无线通信系统的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.65dB,增益高于20dB。     

基于噪声消除技术的超宽带低噪声放大器设计

基于TSMC 0.18μm工艺研究3 GHz~5 GHz CMOS超宽带无线通信系统接收信号前端的低噪声放大器设计。采用单端转差分电路实现对低噪声放大器噪声消除的目的,利用串联电感作为负载提供宽带匹配。仿真结果表明,所设计的电路正向电压增益S21为17.8 dB~19.6 dB,输入、输出端口反射系数均小于-11 dB,噪声系数NF为2.02 dB~2.4 dB。在1.8 V供电电压下电路功耗为12.5 mW。     

IrDA中高增益CMOS共栅前置放大器

提出了一种应用于IrDA的高增益CMOS共栅前置放大器.与传统的共源共栅结构不同,该电路采用宽摆幅共源共栅作负载以获得高增益.从理论上对电路的可行性进行了分析,采用CSMC 0.6μm CMOS工艺的仿真结果表明该电路具有110.3dBΩ的增益,105kHz的带宽,电路功耗仅为200μW.     

基于噪声抵消和线性度提高的差分LNA的设计

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高增益、高线性度的差分CMOS低噪声放大器。与传统的共源共栅结构相比,在共栅极上引入一对交叉耦合电容和电感,以消除共栅极的噪声并提高电路的线性度和增益。仿真结果表明,在2.45GHz的工作频率下,该电路的噪声系数仅有1.3 dB,该电路能够提供17.8 dB的正向增益,良好的输入输出匹配,该放大器的输入三阶交调点为-0.9 dBm,功耗小于10 mW。     

一款适于音频ADC的共源共栅放大器设计

设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器.该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益.运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4 pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求.     

宽带低噪声放大器的设计

探讨了使用S参数设计低噪声放大器(LNA)的方法。设计采用了PHEMT晶体管(ATF-35143)。设计过程首先从等效集总元件电路模型设计入手,然后对如何提高电路稳定性,降低噪声系数等方面进行了探讨,最后给出了工作带宽为1650M~2350M,增益G>29dB,增益平坦度GF±1dB,噪声系数NF<0.8dB的两级低噪声放大器的电路仿真结果。