三值双传输管电路的通用综合方法

提出采用双传管逻辑设计三值电路的方法,对每个MOS管的逻辑功能均采用传输运算予以表示以实现有效综合.建立了三值双传输管电路的反演法则和对偶法则.新提出的三值双传输管逻辑电路具有完全基于标准CMOS工艺,无需对MOS管作任何阈值调整,结构简单、规则,输入信号负载对称性好,逻辑摆幅完整以及无直流功耗等特点.采用TSMC 0.25μm工艺参数和最高电压为3V的HSPICE模拟结果验证了所提出综合方法的正确性.     

三值双传输管电路的通用综合方法

提出采用双传管逻辑设计三值电路的方法,对每个MOS管的逻辑功能均采用传输运算予以表示以实现有效综合.建立了三值双传输管电路的反演法则和对偶法则.新提出的三值双传输管逻辑电路具有完全基于标准CMOS工艺,无需对MOS管作任何阈值调整,结构简单、规则,输入信号负载对称性好,逻辑摆幅完整以及无直流功耗等特点.采用TSMC 0.25μm工艺参数和最高电压为3V的HSPICE模拟结果验证了所提出综合方法的正确性.     

三值CMOS电路与传输函数理论

本文扼要回顾了三值CMOS电路的研究过程及主要困难,并在此基础上提出了阈比较运算、传输运算、并运算及相应的传输函数理论。与传输函数相应的CMOS电路设计不仅消除了被动元件,而且避免了传统的三值电路的夹心面包结构。计算机模拟表明基于传输函数理论设计的电路具有理想的特征。     

基于多值逻辑方法的二值神经元MOS电路设计技术

提出一种通过引入多值求和信号指导设计二值神经元MOS电路的方法.对每个神经元MOS管的逻辑功能均采用传输开关运算予以表示.在此基础上设计了实现常用二变量逻辑函数的神经元MOS电路和全加器等电路.采用所提出的方法综合得到的电路结构十分简单,而且很容易确定各耦合电容之间的取值比例.设计结果同时表明,利用浮栅电压信号易于实现求和的优点,通过引人求和辅助变量可显著简化对电路的综合过程.采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性.     

基于多值逻辑方法的二值神经元MOS电路设计技术

提出一种通过引入多值求和信号指导设计二值神经元MOS电路的方法.对每个神经元MOS管的逻辑功能均采用传输开关运算予以表示.在此基础上设计了实现常用二变量逻辑函数的神经元MOS电路和全加器等电路.采用所提出的方法综合得到的电路结构十分简单,而且很容易确定各耦合电容之间的取值比例.设计结果同时表明,利用浮栅电压信号易于实现求和的优点,通过引人求和辅助变量可显著简化对电路的综合过程.采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性.     

三值绝热多米诺文字运算电路开关级设计

通过对绝热多米诺电路和多值电路的研究,提出一种新颖的低功耗三值文字运算电路的开关级设计方案。该方案首先通过开关—信号理论推导出逻辑0和2的文字运算电路开关级结构式及电路;然后利用三种文字运算之间互斥与互补的约束关系得到逻辑1的文字运算输出信号,同时通过波形转换电路使电路的输出转换为较规则的缓变梯形波;最后利用Spice软件对所设计的电路进行仿真,结果显示所设计的三值绝热多米诺文字运算电路具有正确的逻辑功能,与常规多米诺三值文字运算电路相比,能耗节省约39%。     

适用于三值线性反馈移位寄存器的CMOS触发器

为了省免多值线性反馈移位寄存器中存在的常量乘运算电路，本文以三值逻辑为例，提出了具有Q-2Q双轨输出的三值CMOS触发器的设计，它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。这不仅简化了电路结构，并可提高电路的工作速度，PSPICE模拟证实了Q-2Q触发器设计具有正确的逻辑功能，此设计思想可推广至基数更高的多值线性反馈移位寄存器电路的设计。     

三值指数函数化简

本文将二值逻辑中常用的广义相容法和立方扩展法推广到三值逻辑中,给出了三值指数函数化简的实用方法。     

三值指数函数化简

本文将二值逻辑中常用的广义相容法和立方扩展法推广到三值逻辑中，给出了三值指数函数化简的实用方法。     

基于模代数的三值维持阻塞触发器及其应用

本文给出了基于模代数理论的三值维持阻塞触发器,并将其应用到时序逻辑电路设计中。由于多值模代数中的两个基本运算和运算结果均为多值信号,所以它的应用避免了以往在采用基于Ｐｏｓｔ代数的三值触发器时,由于输入、输出信号不匹配而必须增加附加编码电路的问题。设计实例表明,该触发器具有更强的逻辑功能,它使得移位寄存器类的时序电路设计得以显著简化。     

混合级I2L三值逻辑电路的简化设计

Ｉ＾２Ｌ电路的特点是可以谁地进行电流加减，从而实现多值逻辑运算。将门级逻辑和开关级逻辑特点结合起来，对混合级Ｉ＾２Ｌ三值逻辑的设计进行了探讨，提出了简化电路的相应设计原则。     

可逆三值逻辑细胞阵列研究

本文提出一种新的三值平面逻辑细胞阵列，对这种阵列的性质进行了研究，这种阵列具有设计简单、可逆和易于推广等特点，不仅可用于逻辑函数的设计，还可实现具有较高安全性的数据加密与解密系统。     

三维三值细胞结构

本文研究了一种三维空间的逻辑结构,阐述了它们的某些特性,导出了三维阵列有向图的若干性质和定理,并应用它们进行了三值细胞结构的逻辑设计。最后,通过与二进制胞腔阵列的比较,表明这种三维三值细胞结构对于实现模拟人的高级功能将很有价值,而且有可能成为一种“超”超大规模集成技术的新概念。     

一种单锁存器CMOS三值D型边沿触发器设计

提出了一种只使用单个锁存器的CMOS三值D型边沿触发器设计.该电路是通过时钟信号的上升沿后产生的窄脉冲使锁存器瞬时导通完成取样求值.所提出的电路较之以往设计具有更为简单的结构,三值双轨输出时仅需24个MOS管.计算机模拟结果验证了所提出的触发器具有正确的逻辑功能、良好的瞬态特性和更低的功耗.此外,该设计结构极易推广至基值更高的多值边沿触发器的设计.     

基于开关信号理论的三值电流型CMOS电路设计

本文应用开关信号理论对电流型CMOS电路中MOS传输开关管与电流信号之间的相互作用进行了分析,并提出了适用于电流型CMOS电路的传输电流开关理论。应用该理论设计的三值全加器等电路具有简单的电路结构和正确的逻辑功能,从而证明了该理论在指导电流型CMOS电路在开关级逻辑设计中的有效性。     

采用多输入浮栅MOS器件的四值编-译码电路设计

提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的电路在结构上得到了非常明显的简化,并可采用标准的双层多晶硅CMOS工艺予以实现。此外,这些电路具有逻辑摆幅完整、延迟小等特点。采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性。     

三值纠错码

本文用二值编码代替现有的三值编码,从而提高信息位数;然后进一步采用一元运算将信息位数增到最大。     

三值纠错码

本文用二值编码代替现有的三值编码，从而提高信息位数；然后进一步采用一运算将信息位数增到最大。     

采用vMOS管的多值计数器设计

通过对νMOS管特性和多值逻辑电路设计原理的研究,本文提出一种新型多值计数器的设计方案。该方案利用νMOS管具有多输入栅加权信号控制及浮栅上的电容耦合效应等特性,结合二值逻辑编码方法,实现电路的多值输出。用PSPICE对所设计的电路模拟验证,结果表明,所设计的电路逻辑功能正确,结构简单,功耗低,且通用性强,易于实现。     

阈算术代数系统及多值电流型CMOS电路设计

该文根据电流信号易于实现算术运算的特点,定义了阈算术运算及非负运算,建立了一个适合于电流型电路设计的阈算术代数系统,并在阈算术代数系统中定义和图为阈算术函数的图形表示。在此基础上,通过三值电流型CMOS电路的设计实例,阐述了运用和图将逻辑函数转化为阈算术函数的电流型CMOS电路设计方法。采用TSMC 0.18m CMOS工艺参数的HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能。阈算术代数系统的提出及和图的运用为电流型电路设计提供了一种新的简单有效的方法。