电荷泵锁相环的事件驱动建模与仿真

提出采用Matlab实现电荷泵锁相环的事件驱动建模与仿真的方法,改变了传统方法按固定步长对时间进行扫描的方式,它只计算特定的时间点,因此能够快速并准确的仿真。以三阶环路为例,首次推导环路的相位递归方程,并对频率固定信号和频率阶跃变化的信号分别进行锁定时间仿真,验证了仿真的正确性。     

低频率电荷泵锁相环设计

设计一款音频范围内的电荷泵锁相环,采用动态D触发器鉴频鉴相器及电流舵差分输入电荷泵。压控振荡器采用了对电容充放电的形式产生震荡波形,实现低频输出。采用HHNEC BCD035工艺并用Cadence软件实现仿真,实现250 kHz频率锁定,锁定时间为80μs,锁定时相位差为75 ns且压控振荡器控制电压纹波为5 mV。     

1.6 GHz电荷泵锁相环的设计

设计并实现了一种整数型1.6 GHz电荷泵锁相环,分析了具体电路,并给出设计考虑.该电荷泵锁相环采用0.18 μm CMOS混合信号工艺制造.测试结果表明,电路中心频率1.6 GHz,偏离中心频率1 MHz处的相位噪声为-92.19 dBc/Hz;在1.8 V电源电压下,电路功耗为10 mW.芯片尺寸为100 μm×100 μm.     

锁相环中高性能电荷泵的设计

设计了一种结构新颖的动态充放电电流匹配的电荷泵电路，该电路利用一种放电电流对充电电流的跟随技术，使充放电电流达到较好匹配，同时，在电荷泵中增加差分反相器，提高电荷泵的速度。采用Istsilicon 0．25μmCMOS工艺进行仿真，结果显示：输出电压在0．3—2．2V之间变化时，电荷泵的充放电电流处处相等。     

基于simulink的电荷泵锁相环频率合成器建模与仿真

根据电荷泵锁相环频率合成器的基本原理建立了基于Simulink的仿真模型,并代入了符合环路稳定性要求的参数验证了模型的正确性,为此类频率合成器的电路设计打下良好基础。     

锁相环中电荷泵的研究

锁相环的运用已经越来越广泛,从时钟产生器到无线通信到有线通信,光通信等等。在实际应用中,很多工程师都倾向于使用电荷泵型锁相环。因为它更容易实现尽可能大的或者无限开环增益。这样,电荷泵在该种结构中将充当非常重要的角色,其中的不理想性将会对整个系统的性能,比如时钟抖动,相位噪声,锁定时间,带宽,功耗等的设计带来挑战。本文将就以上问题进行详细的分析和研究。最后本文提出了一种改善性能的增益提高技术电荷泵。     

一种用于时钟产生的低功耗电荷泵锁相环设计

设计了一种用于时钟产生的电荷泵锁相环(CPPLL),其压控振荡器(VCO)采用了新颖的带电流补偿的电流减法器结构。采用Charted2.5V、0.25μmCMOS工艺,整个芯片的面积为300μm×400μm,VCO输出频率范围为55MHz～322MHz。整个电路功耗低,VCO输出频率为240MHz时,功耗为6mW。Hspice仿真结果表明,VCO输出时钟为96MHz时,峰峰值抖动为320ps。     

三阶电荷泵锁相环锁定时间的研究

对三阶电荷泵锁相环 ( CPPLL)的锁定时间与环路参数之间的关系进行了深入研究 ,提出了一种计算电荷泵锁相环锁定时间的新方法 ,并给出了锁定时间的计算公式。通过行为级模型验证 ,说明该公式可以快速准确地得到三阶电荷泵锁相环的锁定时间 ,并且很直观地反映出锁定时间与环路参数之间的关系。非常适合于电荷泵锁相环 ( CPPLL)的系统级设计和前期验证。     

三阶电荷泵锁相环事件驱动模型的新算法

提出了一种三阶电荷泵锁相环事件驱动模型的新算法 ,并给出了其Matlab实现过程以及Spice的验证结果。应用这一算法可以快速准确地得到三阶电荷泵锁相环的动态性能指标 ,非常适合于锁相环的系统级设计和前期验证。     

锁相环中基于电流控制技术的电荷泵的设计

锁相环能够跟踪输入信号的相位和频率,并输出相位锁定、低抖动的其他频率信号,广泛应用于通信系统中。高性能的锁相环芯片的设计,是当今通信领域研究的一个重点。文中对锁相环电路中的电荷泵电路模块进行改进,设计出一种带有电流控制技术的差分型电荷泵,实现了低功耗、高充放电速度的目的,并很好抑制电荷共享效应。同时通过电流模滤波器电路的设计,减小了整体电路的噪声,降低了功耗。     

一种低功耗射频CMOS电荷泵锁相环的设计

CMOS电荷泵锁相环的应用越来越广泛,这也加强了人们该内容的研究与分析。过去,受各方面技术原因的限制,CMOS电荷泵锁相环在具体应用过程中的能量消耗较大,这对其应用造成了一定的不良影响,而近几年随着各项技术的逐渐成熟,人们加强了对低功耗射频CMOS电荷泵锁相环设计的研究,从而满足低功耗、快速锁定要求。目前,人们在该项内容的研究上已经取得了一定的成绩,但是与期望的标准还存在一定差距。文章研究了一种低功耗射频CMOS电荷泵锁相环的设计。     

一种应用于锁相环的线性化电荷泵电路

采用0.18 μm SiGe BiCMOS工艺,设计了一种线性化电荷泵电路,并对线性化电荷泵原理进行了分析.基于采样保持原理的充放电电路,配合特定时序逻辑电路,实现了较优的电荷泵线性化和锁相环鉴相杂散性能.该线性化电荷泵用于锁相环的闭环测试.结果表明,与非线性化电荷泵相比,闭环100 kHz频偏处相位噪声性能提升了 9...     

低噪声、低功耗CMOS电荷泵锁相环设计

设计了一种 1 .8V、0 .1 8μm工艺的低噪声低功耗锁相环电路 ,其采用 CSA(Current Steer Amplifier)架构的压控振荡器 (VCO)。整个电路功耗低 ,芯片面积为 1 60 μm× 1 2 0 μm,对电源和衬底噪声抑制能力强。经过Spice模拟表明 ,在有电源噪声的情况下 ,输出 5 0 0 MHz时钟时周对周抖动小于 41 ps,功耗为 2 .8m W,最终与芯片的量测结果基本一致     

一种低抖动电荷泵锁相环频率合成器

设计一种低抖动电荷泵锁相环频率合成器,输出频率为400 MHz~1 GHz。电路采用电流型电荷泵自举结构消除电荷共享效应,同时实现可编程多种输出电流值。通过具体的频率范围来选择使用的VCO,获得更小的锁相环相位抖动。电路采用0.13μm 1.2 V CMOS工艺,芯片面积为0.6 mm×0.5 mm。Hsim后仿真结果显示当输出频率为1 GHz时,锁相环频率合成器的锁定时间为4.5μs,功耗为19.6 mW,最大周对周抖动为11 ps。     

三阶电荷泵锁相环系统级设计与仿真验证

本文采用锬相环开环传输函数波特图野三阶电荷泵锁相环进行了系统级设计并且对相位裕度与建立时间．稳定性与环路带宽这两对矛盾进仁了权衡。然后在SIMULINK中建立了包含电荷泵锁相环离散时间特性和非线性本质的行为模型．并进行了仿真验证，     

无线收发器中高速电荷泵锁相环电路的设计

文章介绍了一种用于高速频率合成器芯片中的自适应电荷泵电路。该设计能根据输出电压自动调节充放电电流,有效地解决了充放电电流失配问题;采用差分电路结构,通过开关充放电管栅极,提高了电路转换速度,有效地抑制了过冲注入电流;电路采用TSMC 0.25um CMOS工艺实现,可在低电压、高频率下可靠工作。     

低抖动的480 MHz CMOS电荷泵式锁相环

本文设计了一款用于USB2.0时钟发生作用的低抖动、低功耗电荷泵式锁相环电路。其电路结构包含鉴频/鉴相器、电荷泵、环路滤波器、压控振荡器和分频器。电路设计是基于CSM0.18μmCMOS工艺,经HSPICE仿真表明,锁相环输出480MHz时钟的峰峰值抖动仅为5.01ps,功耗仅为8.3mW。     

一种基于电荷泵锁相环的时钟调节电路设计

设计了一种基于电荷泵锁相环(PLL)的独特时钟调节电路,可调节时钟频率和延时,可纠正时钟偏斜,能够输出不同相位(0°,90°,180°,270°)锁定且低抖动的各种频率信号,锁相环可外部动态配置。该电路可应用于FPGA系统集成电路的时钟发生源电路中,能够提供非常灵活的时钟调节功能。仿真结果表明,该电路满足设计需求。     

一种用于高速锁相环的新型CMOS电荷泵电路

提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度，利用高摆幅镜像电流电路提高输出电压的摆动幅度，消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1．2μm工艺BSIM3、LEVEL=47的CMOS库，电源电压为2V，功耗为0．1mW。仿真结果表明，该电路可以很好地应用于高速锁相环电路。     

低杂散锁相环中电荷泵的设计

采用IBM 0.18 μm CMOS工艺,设计了一款应用于433 MHz ASK接收机中低杂散锁相环的电荷泵电路.设计采用与电源无关的带隙基准偏置电流源和运算放大器,实现了电荷泵充放电电流源的精确匹配,有效抑制了传统电荷泵对锁相环锁定状态中杂散信号的影响.电路在Cadence的Spectre工具下进行仿真,结果表明:当电源电压为1.8 V、参考电流为30 μA、输出电压范围在0.5～1.5 V时,充放电电流精确匹配,杂散小于-80 dB,其性能符合接收机系统要求.