基于FPGA的数据包分类研究

随着Internet规模的不断扩大和应用技术的不断进步,越来越多的业务需要对数据包进行实时快速的分类.可编程片上系统（SOPC）的设计是一个崭新的富有生机的嵌入式系统设计研究方向.在阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了智力产权复用理念、基于嵌入式处理器内核和XilinxFPGA的SOPC软硬件设计技术,介绍了基于Internet的可重配置逻辑（IRL）技术并提出了设计实现方法.     

基于FPGA的高性能可编程数据平面研究综述

可编程数据平面(PDP)一方面支持网络应用的卸载与加速, 给网络应用带来了革命性的发展机遇; 另一方面支持新协议、新服务的快速实现和部署, 促进了网络创新和演进, 是近年来网络领域的研究热点. FPGA因其通用的计算架构、丰富的片内资源和扩展接口提供了多种可编程数据平面的具体实现, 支持更广范围的应用场景. 同时, FPGA还为探索更通用的可编程数据平面抽象提供了可能. 因此, 基于FPGA的可编程数据平面受到了学术界与产业界的广泛关注. 首先分类别阐述基于FPGA的可编程数据平面(F-PDP)抽象. 接着, 介绍基于F-PDP快速构建网络应用的关键技术的研究进展. 之后, 介绍基于F-PDP的新型可编程网络设备. 此外, 从提升网络性能、构建网络测量框架以及部署网络安全应用这3个方面, 详细梳理近年来基于F-PDP的应用研究成果. 最后, 探讨F-PDP未来可能的研究趋势.     

基于FPGA的核物理实验定标器的设计与实现

介绍使用现代EDA手段设计核物理实验常用仪器--定标器的原理和实现方法.新的定标器利用FPGA技术对系统中大量电路进行集成,结合AT89C51单片机进行控制和处理,并增加数据存储功能和RS232接口,实现与PC机通信,进行实验数据处理.本文给出详细的新定标器设计原理图和FPGA具体设计方法.     

基于FPGA实现的报文分类智能网卡

一般的网络安全应用软件,只对网络中的某类报文进行处理,基于通用的网卡采集网络数据,会收到大量的无用报文,降低系统效率。本文基于FPGA和零拷贝技术,设计并实现了一种智能网卡,将报文分类过滤工作下移到网卡硬件中实现,智能网卡完成了网络数据包报文捕获、报文分析、规则匹配等工作,可以过滤掉无用报文,只把应用关心的报文提交给到主机系统。与普通网卡相比,智能网卡可以有效提升网络数据采集的效率。     

基于MCU+FPGA双系统架构下的直接数字频率合成技术设计

介绍了DDS技术在MCU FPGA双系统的一种实现方法,重点介绍了MCU的控制系统设计与现场可编程逻辑门阵列FPGA实现直接数字频率合成的原理及其电路结构,并给出了利用ALTERA公司的Flex10K系列EPF10K10LC84-4设计实现方案.     

基于FPGA的脉冲信号数字滤波器设计

针对脉冲信号常常叠加有干扰信号的问题,设计两种脉冲信号数字滤波器来滤除干扰信号,通过QUAR-TUS Ⅱ 9.0软件平台对滤波效果进行仿真.实验结果表明,相比于一般实现脉冲信号数字滤波的方法,基于FPGA的脉冲数字滤波器具有速度快、精度高、灵活性好、集成度高、可靠性强等优点.     

通用FPGA算法测试平台

基于FPGA实现的通信系统需要进行大规模的数据测试,为缩短FPGA的设计周期以及降低大数据量测试带来的复杂性,基于DSP处理器建立了一个通用FPGA测试平台。采用此平台可以对FPGA上不同功能的算法进行功能、可靠性的测试,解决了传统FPGA测试方法难以进行大数据量、长时间测试的问题。该平台易于扩展,可以直接应用于多种通信系统的硬件实现。     

二维椭圆硬件加速算法研究及其FPGA实现

针对现有的嵌入式二维图形加速系统中椭圆加速功能缺失或者不足的缺陷,提出了一种支持椭圆绘制和填充的功能齐全的椭圆硬件加速单元设计方案。采用自顶向下的设计方法,根据功能需求定义了椭圆加速单元的总体结构及功能模块划分,内部各功能单元采用流水线控制,将图形分解成水平线段输出;提出了适用于本设计的图形硬件实现算法,用Verilog HDL语言编写代码完成各模块的逻辑设计;通过仿真后在FPGA上综合实现。仿真及调试结果表明：提出的图形算法切实可行;设计的椭圆硬件加速单元能够正确快速地完成各种椭圆参数配置组合的椭圆绘制和填充功能,能够很好地满足二维图形加速系统的需求。     

一种基于FPGA加速的高性能数据解压方法

在数据库、深度学习、高效存储等数据读取性能敏感的应用场景中,数据解压性能对上层应用的服务质量有着重要影响.LZ4无损数据压缩算法具备高速解压特性,因此被广泛应用在高速解压场景中,但其运行需要消耗大量CPU资源.为减少LZ4数据解压开销,学界和业界提出了基于FPGA的LZ4数据解压加速方法 .但现有方法大多采用逐字节顺序处理的计算模式,导致并行度和吞吐率存在较大不足.因此,设计实现高性能LZ4数据解压加速方法成为当前研究亟需解决的关键问题.以LZ4解压的高性能加速为目标,本文研究从多层次对LZ4解压进行并行加速设计,提出了一种基于FPGA加速的高性能LZ4数据解压方法 .首先,本方法研究对LZ4序列解析过程进行并行化改进,设计实现了一个基于多字段并行解析方法的并行化序列解析器,将吞吐率从每周期单字节扩展到每周期多字节.此外,本方法对序列解析器中的高时延长度字段解析逻辑进行优化改进,设计了基于二分法的最大匹配长度快速解析方法,显著减小序列解析器的关键路径时延,使得改进后的设计时钟频率比改进前提高了约21%.其次,基于并行化序列解析器,本方法设计实现了一个高性能数据解压引擎.该引擎将序列解析...     

提升小波算法的FPGA硬件实现

讨论了提升小波变换的原理及特点,并提出了一种基于现场可编程门阵列器件FPGA实现提升小波算法的方案,该方案与基于传统的卷积方法实现相比,可以减小硬件实现面积,并利用插入流水线寄存器的方法,缩短关键路径,提高运算速度.     

基于FPGA的指示空速测量系统的研究

介绍了一种基于现场可编程(逻辑)门阵列(FPGA)的指示空速测量系统的设计与实现,阐述了该测量系统的工作原理和硬件与软件设计。针对指示空速与动压的函数关系式,提出了基于插值法逼近的系统设计方案,逼近函数的相对误差小于0.1%。此外,基于FPGA的硬件平台具有很高的计算速度和准确性。测试结果表明:系统性能稳定,效率好,精度高,优于传统的测量装置。     

基于FPGA的冰雪赛场补冰巡检一体化机器人设计

针对2022北京冬季奥运会的特色“科技冬奥”,设计基于现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）的补冰巡检一体化机器人,以减轻冰场补冰员的负担。利用可编程器件FPGA采集处理多源传感器信号,结合沉芯微控制单元（Micro Controller Unit,MCU）反馈控制六轴机械臂,并融合灰度深度双特征,实现精准补冰。本系统通过冰场在线联调验证系统的有效性,测试了补冰精确性。结果表明,该系统能准确检测大小各异的冰坑,并实现精准补冰,在冰雪运动中具有很高的应用前景和商业价值。     

FPGA测试技术研究

随着FPGA的规模和复杂性的增加,测试显得尤为重要。FPGA测试对技术人员极具挑战性。首先介绍了SRAM型FPGA的结构概况,总结出FPGA的测试方法并应用于FPGA电路的实际测试,对FPGA测试技术进行了有益的探索。     

基于DSP和FPGA的导航计算机设计

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的导航计算机设计,其中DSP专注于导航解算,FP-GA负责微惯性测量单元(IMU)和全球定位系统(GPS)等数据的采集,缓存以及与其它模块的通信。利用FPGA的可重复编程配置和高速并行处理能力,扩展了多路串行通信接口,并在其内部采用异步FIFO存储结构解决了采样信号和DSP之间的跨时钟域传输的问题。系统试验结果说明该导航计算机具有集成度高,功耗低,工作性能可靠的特点。     

FFT实时谱分析系统的FPGA设计和实现

采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶颈的出现;整个系统采用FPGA实现,实验表明,该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,可以广泛地应用于数字信号处理的各个领域。     

基于DSP和FPGA的通用型伺服控制器设计

介绍了一种采用浮点型DSP和FPGA芯片设计的高性能伺服控制器,详细讨论了其硬件和软件设计方案.DSP强大的数据处理能力与FPGA的设计灵活性相结合,使该控制器适用于多种应用场合,尤其是采用复杂控制算法的高速、高精度同步控制系统.     

针对MUX-LUT混合结构的FPGA工艺映射算法研究

针对具有MUX-LUT混合结构的FPGA芯片,提出一种对其进行工艺映射的面积优化映射算法．该算法的内容包括逻辑门电路到MUX网络的转换方法,MUX网络到FPGA芯片逻辑单元的映射方法．文中算法采用模式匹配的方法除去电路中的冗余MUX,以减少映射结果的面积开销．应用测试电路分别对该算法和Xilinx的Foundation系统对XC4003E芯片的工艺映射结果进行了比较测试,并给出了测试结果。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

基于IXPl200的快速报文分类算法的设计与实现

通过对现有报文分类算法的分析和性能比较，并结合分类规则所具有的特性提出了一种新的基于IXP1200网络处理器的多维报文分类算法，称为PCBNP(packet classification based on network processor)，并达到了报文的线速转发．算法除了通过减少分类的规则数和分类的域宽来加快分类的速度外，还采用重定向排序索引、位向量表示匹配规则等技术来加快分类的速度，特别是利用了规则的动态分布规律来确定查找报文字段的顺序，通过先查找“分布最均匀的字段”来达到在所有的字段被查找之前提前找到报文匹配的过滤规则的目的．算法具有高速、多维和可扩展的特性，与现有的算法比较，该算法在综合性能上优于已有的报文分类算法．     

混沌吸引子及FPGA实现

提出了一个混沌系统,并利用理论和数值仿真的方法对系统的基本特性进行了分析。通过Lyapunov指数谱和分岔图,对系统在混沌、拟周期和周期轨之间的转换进行了分岔分析。为验证系统的混沌行为,在Matalab的Simulink下,利用DSP Builder设计了一个电路,并把它转换成VHDL语言程序,利用Quartus II下载到硬件电路中进行了实验,实验结果与计算机仿真结果完全一致。提出了一种基于FPGA平台和EDA开发工具的实现混沌吸引子的新方法。