行波检测中的高速数据采集系统的设计

该文提出并实现了频率为100MHz的高速数据采集和实时处理系统，用于电力系统发生故障时行波的采集和处理。主要介绍了系统的硬、软件设计，以及系统设计的特点。该系统能对采集到的高速数据进行处理,实时性好，并具有精度高，运行方便灵活，符合PCI总线标准的优点。     

自动测试系统中的多通道高速数据采集设计

根据自动测试系统在实际应用中的需要,借助高精度模数转换器,提出了一种基于PCI总线标准的多通道高速数据采集卡的设计方案,给出了具体的硬件电路设计和简单的设备驱动程序。该设计能够满足在多种条件下的数据采集要求。     

输电线路行波故障定位中高速数据采集系统的实现

为了用单片机实现对变化速度极快、变化过程极短的高速瞬态行波信号进行采样 ,研究了一种以DS80C32 0单片机为控制器。结合适当的外围电路和合理的控制逻辑构成的高速同步数据采集系统。阐述了快速寻址的方法、高速A/D转换与快速存储操作的协调控制关系和PC机总线接口技术 ,此系统符合ISA总线标准 ,可广泛用于电力系统暂态行波的测量。     

输电线路行波故障定位中高速数据采集系统的实现

为了用单片机实现对变化速度极快、变化过程极短的高速瞬态行波信号进行采样,研究了一种以DS80C320单片机为控制器.结合适当的外围电路和合理的控制逻辑构成的高速同步数据采集系统.阐述了快速寻址的方法、高速A/D转换与快速存储操作的协调控制关系和PC机总线接口技术,此系统符合ISA总线标准,可广泛用于电力系统暂态行波的测量.     

行波故障定位系统中数据采集卡的设计与实现

提出一种用于行波故障定位系统的高速、高精度、多通道同步数据采集卡的设计和实现方法。首先给出了采集卡的总体结构及工作原理,然后详细介绍了采集卡硬件和软件的设计和实现思路。硬件以现场可编程门阵列(field programmable gate array,FPGA)为中央处理器,以高速、高精度、低功耗的模数转换器为信号转换单元,配备先进先出高速缓存,同步动态随机存储器和全球定位系统同步时钟接收模块。软件主要包括FPGA编程和外部设备互连PCI总线驱动程序。该采集卡能实现每路100 MHz的采样速率和16位高精度3路模拟输入的同步采集,并为采集的数据附加时标,可有效解决故障行波的高速、高精度数据采集问题。     

基于FPGA的高精度数据采集卡设计

针对以往采用MCU设计实现的数据采集卡速度低、容量小,无法胜任一些实时性高、数据量大的数据采集要求,本文采用CPLD和DSP进行信道前端处理,以FPGA为采集的核心控制芯片并用于参数的存储与读写,设计了一种快速、高精度数据采集卡.在FPGA内部实现了133MHz的PCI总线,无需专用接口芯片,简化了电路设计,提高了系统的稳定性.实验表明,数据采样率最高可达20MSps,而且具有功耗低、稳定性高、可以进行多通道扩展的特点.     

采用FPGA的高速数据采集系统

本文介绍了一种应用于高速数据采集的数字系统,该系统由高速模数转换器FPGA,SDRAM(synchronous dynamic randomaccess memory)组成。该系统独立于处理器之外,给处理器预留了总线接口。任何的处理器只要把总线接口连接到此系统上,均可操作。与传统的数据采集系统相比,减少了处理器的控制,而且处理器的处理速度已不再影响系统的性能,提高了速度和效率,具有通用性。本文对高速模数转换器与FPGA的接口实现做了详细的描述,对如何把模数转换器的数据流进行缓冲做了介绍。并对如何在FPGA中构建SOPC(systerm on programmable chip)系统以及如何利用SOPC实现SDRAM的控制与存储进行了说明。经测试,本系统的数据采集的实时速度最高可达到250 MB/s,适用于大部分的高速数据采集场合。     

基于FPGA的多路高速数据采集系统

结合数据采集系统在航天遥感中的应用,介绍了一种基于FPGA的多路数据采集系统,给出了硬件原理框图,并对系统进行了分解,而后讨论了影响系统性能的因素。实际应用证明,采用该方法设计的系统能有效地完成多路同步高速数据采集任务。     

基于PCI总线的高速数据采集与处理系统研究

介绍了以数字信号处理器(DSP)为核心的基于PC I总线的高速数据采集与处理系统。该系统采用DSP内部的A/D转换器对高频信号进行采集,用小波分析法对数据进行预处理与分析,通过PC I总线进行主、从机间的数据通信。研究了高速数据采集卡的硬件组成和软件设计,分析了PC I接口的设计。实验证明,该系统能够完成继电器触头分断时过电压信号的采集、处理与快速传输。     

高速多通道大容量数据采集与传输系统研究

为实现高速多通道数据采集的大容量存储,对FPGA与DDRSDRAM接口技术进行了研究。从A／D转换后数据传输路径的角度出发,分析了FIFO和DDRSDRAM的时序和工作原理,在各通道同步采集的前提下实现了FPGA对DDRSDRAM的控制,给出了ARM与FPGA通信的设计方法,实现了ARM和FPGA共享双口RAM存储器的结构,最后进行了测试与验证。测试结果表明,该系统在通道数为8、采样率为20MHz／通道、存储深度为4Mwords／通道的条件下稳定工作。     

具有BIST功能的高速PCI数据采集卡设计

针对大多数高速数据采集系统仅从数据采集速度、系统架构等不断优化,鲜有设计时考虑系统可测性等具体问题,在不改变布局布线、不添加额外设备的前提下,运用BIST思想,既实现了数据的高速、实时采集,又达到了对FPGA周边器件的故障检测与定位.     

PCI总线数据采集系统的设计

本文介绍了一种双通道PCI总线高速数据采集系统,可单独或同时对2个输入通道的信号进行采集。为简化接口电路的设计过程,采用接口芯片PCI9030来实现系统的PCI总线接口功能,结合可编程逻辑器件CPLD来实现系统的控制逻辑。最后还介绍了在开发工具Windriver下,该数据采集系统驱动程序的开发。实际应用表明,该设计满足了系统对信号采样实时性和高速数据传输性能的要求。     

一种并行数据采集系统实时硬件抽点设计实现

对高速数据流进行实时均匀抽点是高速并行采集系统重要研究内容之一。传统的对串行采样数据流,通过对时钟进行分频的抽点方式在现代并行采集系统中会导致错点或非均匀等一系列错误。分析了具体抽点需求,建立了1个高速数据流抽取矩阵模型,包括高速数据流矩阵、通道选择拼合矩阵、筛选循环单元矩阵,基于该矩阵模型,讨论了在FPGA中相应的并行高速数据实时抽取模块的实现方案,在Vertex-5FPGA平台中实现了对四路并行数据中进行1-2-5步进的整数倍抽点。实验证明该方法可以广泛运用于其他高速采集系统中。     

PCI数据采集卡的WDM驱动程序开发

从工程应用开发的角度出发,介绍PCI硬件设备以及驱动程序的基本原理,对PCI总线各个接口进行说明,以PCI9052为例详细讨论利用DDK开发PCI设备的WDM驱动程序的设计问题,根据数据采集系统驱动程序设计的特点,在Windows2000下探讨WDM设备驱动程序的开发方法,给出编写驱动程序的主要过程,列出各个例程的详细代码,如初始化例程、I/O服务例程、以及中断例程,说明了如何访问PCI配置空间、物理内存、I/O端口,最后进行调试安装,检验.     

基于FPGA的混合测试系统的高速可靠存储方案

数据采集存储系统具有广泛的应用,在进行高速采集等需要将数据进行先存储后传输的场合中,系统数据的高速可靠存储能力是制约系统速度与可靠性的主要因素之一.它要求系统在短时间内能够可靠存储大容量的采集结果.针对一些特殊研究和生产场合的高速数据流无丢失大容量存储的要求,设计了基于FPGA的多通道多速率混合测试存储系统.为了保证多通道数据的高速可靠存储,系统综合采用编码多通道数据、高速数据流乒乓传输、带快速坏块检测的Flash存储等手段.仿真表明采用该存储方案可以保证高速数据流无丢失大容量存储.     

超高速数据采集系统的设计与实现

介绍一种基于单片ADC、采用多路存储技术、采样速度达600MHz的超高速数据采集系统的设计思想、实现方案和性能分析。系统采用8路存储技术，大大减轻了数据存储和传输的压力，提高了系统工作的可靠性和稳定性。     

基于PCI总线的发变组故障录波采集系统的设计

目前国内故障录波采集系统设计主要有模块化和集中化两种方案,介绍了这两种设计的主要特点及应用场合,并比较了两者的优缺点。针对当前电力系统中发电机变压器组故障录波采集系统监控通道少、采样速率低、缺乏精确时标等问题,提出一种适合于发电机变压器组的数据采集系统设计方案。该方案集成了数字信号处理器(DSP)强大的数字信号处理能力、PC I总线优良的数据传输性能、高速多通道的数据采集功能,并附有GPS同步时间信息,实现了96路模拟量和192路开关量通道每个工频周期96点数据的同时采样、传输。具有监测通道多、采样频率高,传送数据量大等特点,现场测试结果满足电力行业最新标准DL/T 873-2004的技术要求。     

基于ARM的高速并行数据采集模块设计

介绍了一种基于ARM的高速并行数据采集模块的设计方法.该模块以ARM为控制核心,可实现32通道高速并行采集,单通道采样率最高达40 MSa/s,采样率和采样深度可调.模块通过LAN总线及TCP协议接收命令并将采集的数据传输给控制计算机,保证了数据传输的可靠性.该模块已经运用到某电子电路故障诊断系统中,运行结果表明数据采...     

快速数据采集与缓存的硬件实现方法

本文介绍用于激光尘埃粒子计数器中,由硬件控制实现对大流量数据快速、准确采集计算和缓存的方法.采用CPLD对A/D转换器与FIFO等主要部件进行严格的时序控制,保证了电路在高数据处理速度条件下可靠工作.当粒子大量随机出现,而CPU来不及对数据进行处理时,A/D转换器转换的数据可以暂存在7203FIFO芯片中,且数据不易丢失,采集过程快速、准确,故本电路可以用于数据流量大、要求采集速率快,以及不可预测的突发事件的场合.应用于尘埃粒子计数器中的大量实验测试结果表明,此电路能快速、准确地对数据进行采集和缓存,对提高计数器的总体性能起到关键作用.