利用单片机和CPLD实现高速信号发生器

主要介绍了一种高速信号发生器的设计。用于模拟外来激光束产生的脉冲信号以检测激光探测仪是否正常工作。利用VHDL语言对EPM3128A CPLD芯片进行逻辑和同步时序电路设计,作为系统的控制核心,完成8位低速单片机89C51对12位高速D／A芯片AD9762的控制;最终产生了脉宽200ns～3μs可调。步长为50ns的非周期脉冲信号。所设计的信号发生器完全满足检测激光探测仪的要求。     

一个全集成的CMOS脉冲超宽带发射机

本文给出了一个低功耗、全集成的CMOS脉冲式超宽带发射机电路的设计和流片测试结果,其集成了亚纳秒脉冲发生器、脉冲位置调制(PPM)器和天线驱动电路等,可支持多种调制方式并产生最高达1Gp/s的超宽带脉冲序列.设计采用数字驱动信号上升沿触发的新型反馈结构脉冲发生器,可产生稳定的脉冲信号.通过可调的脉冲宽度和PPM调制步长,设计提供了工艺参数和温度变化的补偿手段.     

基于CPLD的面阵CCD驱动电路设计

在透射电子显微镜相机的研制中,针对SONY行间转移面阵CCD ICX285AL图像传感器,设计了一款基于CPLD的面阵CCD驱动电路。以Altera公司的CPLD芯片EPM570T100作为时序发生器产生CCD驱动信号和相关双采样控制信号,并搭建了驱动器电路和直流偏压电路。在QuartusⅡ13.1开发环境下利用Verilog HDL语言编程,并利用Model Sim SE 10.1进行仿真测试。实验结果表明,以CPLD为核心的驱动电路能够产生符合CCD要求的驱动脉冲和偏置电压,可稳定地输出CCD视频信号。     

超宽带脉冲产生电路的研究与设计

在UWB脉冲信号发生器的研制中,通过分析UWB脉冲波形的特征,以一阶高斯脉冲为设计目标,提出了一种以振荡源、储能元件和高速开关为主体的UWB脉冲产生电路系统模型,并且在实际电路中设计了不同的实现方式。利用复杂可编程器件(CPLD)为UWB脉冲发生模块设计了脉冲时序触发电路。针对脉冲的产生方案,设计了一种利用雪崩晶体管产生UWB脉冲的电路,实际测试得到了1 ns以内的窄脉冲;与此同时设计了一种基于阶跃恢复二极管的UWB脉冲发生电路,在PSpice中仿真得到了宽度约400 ps的UWB脉冲信号。仿真结果表明,PSpice建立的SRD模型符合理论分析,设计的UWB脉冲信号发生电路也完全满足在超宽带引信上使用的需求。     

基于脉冲形成网络的超宽带脉冲产生与设计

分析了超宽带天线对冲击脉冲波形的要求.利用阶跃恢复二极管和微带传输线.通过延迟的方法设计并制作了超宽带双极脉冲发生器.根据超宽带脉冲发生器产生的脉冲参数,通过理论分析和时域有限差分法(FDTD)仿真,给出了一种微带脉冲形成网络的设计方法,并利用该方法成功地产生了纳秒级宽度的双极性超宽带窄脉冲信号.测量结果表明:经过脉冲形成网络产生的信号具有良好的波形,且拖尾振荡小,有利于提高天线的辐射效率.     

基于MATLAB的核脉冲信号模拟

介绍一种根据核脉冲信号的特点,模拟产生单个核脉冲信号的方法.利用MATLAB7.0仿真软件,进行计算机仿真,通过叠加随机噪声模拟实际核脉冲信号.从仿真结果来看,产生的随机信号与实验室测量的单核脉冲信号基本一致.较好的模拟了核脉冲信号的特性,为下一步设计仿核脉冲信号发生器打下基础.     

一种新型的交流电源信号发生器的设计

介绍了交流电源信号发生器的基本原理,阐述了国内外有关交流电源信号发生器设计的基本方法,基于可编程逻辑器件（CPLD）设计实现了交流电源信号发生器,并给出了仿真及实验波形。     

基于FPGA的TH-UWB窄脉冲信号发生器设计与实现

给出了一种基于FPGA的TH-UWB窄脉冲信号发生器的实现方法.信号采用脉冲位置调制,调制后的信号利用FPGA片内逻辑门的延时特性,编写延时程序产生携带调制信息的窄脉冲.在Altera DE2开发平台下实现了全数字化的TH-UWB信号发生器.该发生器系统的信号调制、窄脉冲产生都在FPGA芯片内部进行,与传统模拟发生器相比,可以使整个发生器成本显著降低,易于实现,工作稳定,结构简单且便于系统调试和更改.时序仿真和硬件实测数据表明,所得信号能达到TH-UWB纳秒量级窄脉冲的各项要求.     

基于MCU和CPLD的嵌入式可调脉冲发生器设计

本文介绍了一种周期、脉宽可由上位机实时调节的嵌入式脉冲发生器,用来作为声光调制器驱动器的TTL信号输入.设计中利用了单片机AT89C52控制功能灵活,能与上位机进行简单的串行通信的特点,结合复杂可编程逻辑器件(CPLD)集成度高、可靠性好及工作速度快的优点,利用Altera公司强大的设计软件QUARTUSⅡ进行设计仿真并硬件实现.最终得到重复频率在800 Hz-25 MHz范围内可调,脉宽可以在一个脉冲周期范围内以20 ns步长任意调节的脉冲信号,完全满足声光调制器驱动器的工作要求,此设备已稳定工作半年.     

基于CPLD的HDTV图像测试信号发生器设计

以CPLD为核心器件实现了符合我国高清数字电视视频信号接口参数标准的HDTV图像测试信号发生器的设计,对系统基本原理、CPLD内部逻辑功能设计和硬件构成进行了详细介绍.系统采用MAX+PLUS II软件进行编译、仿真,性能稳定.采用CPLD简化了电路的设计,易于功能扩展.     

水下信号源电路的设计与实现

论述一种新型水下运动目标信号源电路的设计与工程实现。工程中,选用单片机89C52和8279,复杂可编程逻辑器件(CPLD)将晶振频率分频,模拟电路产生噪声信号,开发了一个实用性强、功能扩展灵活、信号参数可调的低频信号源,经D/A转换和功率输出,送到换能器输出。其波形参数:频率、脉宽、周期、幅值均可键盘设置。     

基于单片机及CPLD的多间隔脉冲产生电路

单片机具有逻辑控制功能灵活的特点,复杂可编程逻辑器件(CPLD)具有集成度高、可靠性好及工作速度快的优点,基于二者各自的优点,设计了一种脉宽固定为1μs,周期可调的单头、双头、三头三路脉冲产生电路,该脉冲发生器可实现在脉冲不间断的情况下改变周期,其波形要求精度高、漂移小、抗干扰能力强。     

脉冲信号源的CPLD实现方法

为满足生产和科研的需要,研制了-种用Altera公司MAX7000系列CPLD芯片,实现的程控脉冲信号源.实践证明,应用此种方案设计的信号源,频率高、频率稳定、步进小(通过选用高速CPLD可提高频率及缩小步进)、精度高、参数调节方便,同时操作简单方便,功能更易扩展.文中给出了该信号源的详细系统设计方法及程宇源代码.     

基于DDS9834的函数发生器设计

利用直接数字频率合成器（DDS）与CPLD技术和单片机控制技术，研制和设计了高分辨率、高稳定度的函数发生器。给出了所设计系统的主要硬件电路、程序流程图和频率控制宇传送流程图；提出并应用了一种CPLD与单片机的通信方法，实现了高精度和宽频率的信号产生。实验和实测结果表明所设计系娩结构简单，使用方便、交互性好，性能稳定可靠，具有较高的应用价值。     

基于CPLD的可调频波形发生器的设计

该波形发生器是以CPLD(复杂可编程逻辑控制器)为核心部件,辅以输入控制、D/A转换及数码显示等模块,利用VHDL语言在MaxplusⅡ软件中完成设计,可以输出递增斜波、递减斜波、三角波、阶梯波、正弦波及方波等6种波形信号。文中介绍了在CPLD上产生上述信号的基本原理,并对该波形发生器与传统波形发生器的优缺点进行了分析。     

基于CPLD和DSP的雷达信号数字采集接口模块设计

介绍了一种采用CPLD复杂可编程逻辑器件M4A5-128／64和DSP数字信号处理器TMS320VC5402实现的雷达信号数字采集接口模块,对所用主要器件的功能和特性进行了简要说明;讨论了雷达触发信号、船首信号的电平变换电路及视频信号的A／D变换电路,并重点讨论了实现雷达信号数字采集接口设计中CPLD逻辑设计和DSP软件设计。     

一种新型信号发生器的设计与实现

传统信号发生器产生信号但无法同步显示输出信号波形及相应参数。为了解决这个问题,介绍了如何根据间歇采样原理并利用点阵式LCD(液晶显示器)技术对传统信号发生器进行改造,使之在产生信号的同时也能够自动测量和同步显示输出信号的波形及频率、峰峰值等。设计的核心部分基于MSC-51单片机和CPLD(复杂可编程逻辑器件)控制高速A/D采样实现。测试表明,与EM1642型2 MHz信号发生器相比,本设计具备自动调整采样频率和触发电平的功能,最大调整时间小于3 s;具备计算及显示波形频率功能,最大相对误差小于0.5%;具备计算及显示波形峰峰值功能,灵敏度达到10 mV级。测试结果充分说明了设计的可行性和实用性。     

基于CPLD的机器人控制系统

以EPF6106为例,介绍CPLD器件及其设计过程，讨论了CPLD器件在机器人系统中的应用，通过采用CPLD器件，控制编码器信号输入和脉冲输出，提高了系统的可靠性，实现了基于DSP的多轴控制。     

基于CPLD的CCD相机数据存储的时序设计

介绍采用美国SMD公司的4M4CCD相机设计的空间成像系统的组成结构,重点介绍基于CPLD的CCD相机数据存储的时序设计。在设计中选用复杂可编程逻辑器件CPLD作为硬件设计平台,采用硬件描述语言VHDL编程实现,产生CCD相机存储所采集图像数据的存储器工作所需要的时序信号,在通过Max PlusⅡ环境下进行仿真验证后,设计的时序电路下载到CPLD器件中。经CCD相机系统成像验证该设计满足技术要求。