一种新型CMOS施密特触发器

提出了一种新型的高速度全摆幅CMOS施密特触发器,其结构非常简单,只用了10个MOS管,其中包括两个开关管和两个反向器;通过分析计算给出了新型施密特触发器的阈值电平和磁滞宽度及传输延迟的计算方法,并且此施密特触发器具有磁滞宽度比较容易控制、转换速度快的特点;该电路采用0.6μm的CMOS工艺设计,并通过HSPICE验证,表明这种施密特触发器具有全摆幅输出、几乎不存在静态功耗、传输延迟几乎与负载无关等优点,比较适合在低电压、低功耗、高速便携设备中应用。     

一种OTA 电流模温度/ 电流变换电路及其神经网络修正法

本文提出一种由跨导放大器所组成的温度／电流变换电路,以及基于神经网络对变换电路的参考电压波动和传感器非线性信号进行修正的方法。通过将遗传算法和神经网络的相结合,使神经网络对变换电路的修正更为有效。     

一种低中频宽带跨导电容带通滤波器设计

基于TSMC 0.18μm CMOS工艺,采用七阶低通butterworth滤波器和六阶高通butter-worth滤波器级联,设计实现了一款适用于北斗二号卫星导航接收机的中频带通滤波器。仿真结果表明,滤波器中心频率为15MHz,带宽为21MHz,阻带抑制率大于30dB,带内波纹小于1dB,工作电压1.8V,滤波器消耗总电流为6mA,性能满足卫星接收机设计要求。     

一种Rail-to-Rail运算放大器设计

基于SMIC 0.18μm CMOS混合信号工艺设计了一种低功耗轨对轨运算放大器,并用Specie仿真器对运放的各种性能参数进行了仿真.运放采用3.3V电源,输入共模电压和输出摆幅均达到了轨对轨,输入级跨导在整个输入共模电压范围内仅变化15%,直流开环增益为99dB,单位增益带宽为3.2MHz,相位裕度为59°(10pF负载电容),功耗为0.55mW.     

一种恒跨导轨到轨CMOS运算放大器的设计

基于0.35微米CMOS工艺,设计了一种轨到轨运算放大器.该运算放大器采用了3.3V单电源供电.其输入共模范围和输出信号摆幅接近于地和电源电压.即所谓输入和输出电压范围轨到轨.该运放的小信号增益为78dB,单位增益带宽为4.4MHz,相位裕度为75度.由于电路简单、工作稳定、输入输出线性动态范围宽、非常适合于SOC芯片内集成.     

基于衬底驱动技术的模拟电路设计

在进行低电压低功耗模拟电路设计的众多技术中,衬底驱动（BD）技术由于设计简单和使用传统MOS工艺实现的特点,而被很多的设计所采用。本文利用这一原理,在标准CMOS工艺和±0．7V电源电压前提下设计低电压低功耗标准模块,最后在TSMC0．25umCMOS工艺模型下,用Spice模拟器验证了模拟仿真结果。     

一种全差分的高速CMOS运算跨导放大器(OTA)的优化设计

全差分高速CMOS运算跨导放大器由一个折叠-级联输入级和一个共源输出增益级构成,并采用Cascode补偿技术．在对运算跨导放大器的性能做了详细的分析后,设计出一个采用单纯形优化算法的优化程序,它能够快速地设计出满足指标的运算跨导放大器．最后给出了一个设计实例．     

一种恒跨导满幅CMOS运算放大器设计

针对满幅运算放大器输入级跨导不恒定和简单AB类输出级性能较差这两个问题,采用两路结构相同的最小电流选择电路来稳定输入级的总跨导;浮动电流源控制的无截止前馈AB类输出级减小了交越失真,实现了运放的满幅输出;该电路采用0.6μm的BiCMOS工艺设计;利用Hspice进行仿真验证,结果表明,在0～3V输入共模范围内,输入级跨导的变化小于3.03%,开环增益94.7dB,单位增益带宽为7.2MHz,相位裕量为65°.     

一种新型的可逆电路数字触发器设计

介绍一种由８０３１单片机实现的适于三相零式反并联可逆电路的新型全数字触发器，其结构简单，编程容易，实用可靠。     

一种用于白光LED的亮度控制电路

针对白光LED的广泛应用,要求其亮度能够方便地被调节,提出一种用于白光LED的亮度控制电路;电路只需一个亮度控制脉冲信号作为激励,就能够循环产生10位的亮度控制信号输出,控制10级亮度变化,并给出了具体应用电路,在应用时,10位输出信号控制开关管,使得流过白光LED的电流发生变化,从而控制其亮度;该电路采用0.6um的BiCMOS工艺设计,利用Hspice进行仿真验证,结果表明,电路滤除宽度小于500ns的脉冲信号,去除噪声和干扰,能够正确地循环产生10位的亮度控制信号,响应延迟为400ns。     

分布电容对施密特触发器与RC微分电路构成的多谐振荡电路的影响

由多谐振荡器构成的交流电路在传输信号时,微小的电容量变化,可能会严重影响电路工作.描述了实验室废液收集器检测电路误报警的故障现象.依据检测装置的结构和工作原理,结合实验数据和仿真结果,分析并得出导致故障产生的原因为不同连接状态分布电容的差异,并给出分布电容的构成.针对如何弱化分布电容的影响,给出了解决措施.实测结果表明,对电缆屏蔽皮接电源地可以消除241pF分布电容.     

多通道高速遥测采编器的设计

设计了多通道高速遥测采编器,主要完成对飞行器工作的复杂环境参数的32路模拟量采集和实时显示.系统采用一片ADC分时复用方式,采集数据使用数字滤波-FIR滤波处理,很好的滤除白噪声干扰.ADC选用AD9220,其最大采样率为10MSpS,与上位机通信电路采用USB接口芯片的FT232H,其异步FIFO模式最高速率可达8Mbps的传输速率,同时通过工业IOCOMP控件快速绘制实时曲线,避免了采用Line函数绘制曲线的延时问题,实用于高速的数据采集系统.此设计方案可作为一种通用型数据采集系统,适用于不同采样要求.     

多源触发装置设计

为了解决靶场目前终点毁伤试验战斗部低红外特性落区高速录像、数据采集等设备触发可靠性低的问题,本文提出了多源触发的设计思路。即利用声传感器、地震波传感器感应战斗部作用时产生的声信号、地震波信号,将感应的随机信号调理成测试设备可以识别的方波信号进行触发。进行了装置总体思路设计、各个分系统设计等。开发设计了适合终点毁伤试验落区测试设备触发的多源触发装置,该装置触发方式灵活,不受恶略天气及昼夜的影响,可以实现全体侯测试,解决了终点毁伤试验落区测试设备的触发问题。     

一款低功耗的高速CMOS LVDS信号接收器

针对高速数据传输的需要,设计一款低功耗的高速C MOS LVDS(低电压差分信号)接收器。接收器采用S MIC 0.13μm CMOS工艺,应用工艺中提供的厚栅氧化器件(3.3 V器件)和薄栅氧化器件(1.2 V器件)两种器件,使其满足输入L VDS信号的共模电压范围为0.05 V~2.4 V、差模电压范围为100 m V~400 m V的情况下工作,完全符合L VDS接口标准的要求。所设计芯片具有功耗低、传输速度快、成本低等优点。     

光触发电子测压器的设计

针对现有采用内触发方式的壳体电容式电子测压器,装配过程中壳体电容易受干扰,从而造成误触发或不触发等问题;同时为了获取火炮膛内压力场信息,需要进行膛内多点压力测试,但用内触发方式时间机制难以统一,由此提出了基于爆炸场光信号外触发测压器的设计,通过改造测压器的端盖,设计可靠的光触发电路,利用爆炸场光信号作为采样触发信号,将处理过的与压力信号有关的电信号进行采集并存储到单片机flash中。经模拟实验,该光触发测压器能够准确触发,为解决现有测压器容易误触发,获取膛内多点压力等问题提供了可行的方案。     

高速网络流量监测系统的设计与实现

设计并实现了一种高速网络流量监测系统。该系统基于高速数据采集卡和普通服务器,在硬件采集、存储数据的基础上,实现数据捕获、分析、统计、报表等功能。通过该系统,用户可以制定针对特定业务的流量监测,并且可以对网络的健康状况和瓶颈等进行测试,帮助用户迅速地确定网络问题。目前该系统己经运行在实际网络环境中。     

无晶振快速锁定高精度锁相环设计

提出了一种无晶振锁相环结构,可快速锁定所需频率,并对模拟和数字模块分别进行了验证。模拟模块原理与经典结构相似,数字跟踪分频器模块利用初始时PLL不精确时钟搜索系统中的信号,根据搜索到的基准时钟调整PLL的输出,只需一个主机基准信号就可精确锁定所需的时钟频率。     

流水线ADC中高速比较器的设计和分析

设计了一个高速电压比较器,比较器由前置放大器和带复位端的动态比较器组成。采用charted公司的0.35um/3.3v模型,通过CADENCE进行模拟仿真,电路获得了高速、高分辨率的特性。在100Ms/s的工作频率下电路消耗0.29mw的功耗,并且具有6.5mv的低失调电压。因此,该电压比较器可适用于流水线ADC。     

Design of a high-speed optical interconnect for scalable shared-memory multiprocessors

Large-scale distributed shared-memory multiprocessors (DSMs) provide a shared address space by physically distributing the memory among different processors. A fundamental DSM communication problem that significantly affects scalability is an increase in remote memory latency as the number of system nodes increases. Remote memory latency, caused by accessing a memory location in a processor other than the one originating the request, includes both communication latency and remote memory access latency over I/O and memory buses. The proposed architecture reduces remote memory access latency by increasing connectivity and maximizing channel availability for remote communication. It also provides efficient and fast unicast, multicast, and broadcast capabilities, using a combination of aggressively designed multiplexing techniques. Simulations show that this architecture provides excellent interconnect support for a highly scalable, high-bandwidth, low-latency network.     

一种高速TLB的设计与实现

为了加快微处理器中线性地址向物理地址转换的速度,提出了一种高速TLB结构。结构采用全定制的CAM阵列和SRAM阵列,并根据CAM和SRAM单元的输出特点设计了精巧的读出放大逻辑,有效提高了TLB的读出速度。经流片测试,表明设计正确可靠,能够保证地址转换延时在1 ns左右。