Sb2S3/TiO2纳米管异质结阵列的制备和光电性能

结合水热法和阳极氧化法合成了Sb2S3/TiO2纳米管异质结阵列,采用场发射扫描电子显微镜、X射线衍射谱表征了异质结阵列的形貌和晶体结构.暗态下的电流-电压曲线表明Sb2S3/TiO2纳米管异质结阵列具有整流效应.相比于纯的TiO2纳米管阵列,Sb2S3/TiO2纳米管异质结阵列的光电性能有了显著地提升:在AM1.5标准光强作用下,光电转换效率从0.07％增长到0.40％,表面光电压响应范围从紫外光区拓宽至可见光区.结合表面光电压谱和相位谱,分析了Sb2S3/TiO2纳米管异质结阵列中光生载流子的分离和传输性能.     

采用Taguchi方法优化一种带外延层的PPD工艺参数

引入Taguchi方法分析并优化一种带外延层的PPD结构(EPPD),并通过SILVACO软件进行验证.实验结果显示该方法通过对EPPD像素结构工艺参数的优化,提升了该结构抑制噪声的能力和光电转换性能.     

TiO_2纳米管阵列对染料敏化太阳能电池性能的影响

通过恒压阳极氧化法在Ti箔表面制备了结构规整的TiO2纳米管阵列,研究了氧化时间和退火温度对纳米管阵列的尺寸和晶体结构的影响。用制得的纳米管阵列电极组装了染料敏化太阳能电池(DSSC),研究了纳米管长度、退火温度和电极面积对DSSC光电性能的影响。结果表明,纳米管管径和壁厚均与氧化时间无关,而纳米管长度则随着氧化时间延长而增加。在450℃及更低温度退火时,纳米管中只出现锐钛矿相;而在500℃退火时,纳米管中则又出现了金红石相。由厚度为27μm、退火温度为450℃的纳米管阵列电极组装成的DSCC具有最佳的光电转化性能。DSCC的光电转化效率随电极面积的增加而降低。     

Ce掺杂Bi2S3/Fe2O3异质结的制备及其光电性能

采用旋涂法与水热法在掺氟二氧化锡(FTO)上制备了Ce掺杂Bi2S3/Fe2O3(Ce-Bi2S3/Fe2O3)异质结,对样品的组成、形貌及其光电性能进行了研究分析.结果 显示,Ce-Bi2S3/Fe2O3的X射线衍射(XRD)图谱中各衍射峰位与Bi2S3/Fe2O3相似,无新的相产生,但在2θ为24.92°(130)与28.65°(211)的衍射峰强度有所降低,而在2θ为35.65°(110)时有所增强;在Ce-Bi2S3/Fe2O3的X射线能谱(EDS)中发现了Ce元素.光电性能测试结果表明,在模拟太阳光的照射下Ce-Bi2S/Fe2O3的光电压为0.347 V,比Bi2S3/Fe2O3 (0.281 V)提高了23.5％;光电流密度达到2.31 mA·cm-2,比Bi2S3/Fe2O3 (0.53 mA·cm-2)提高了约3.36倍;电化学阻抗谱(EIS)显示,在光照下Ce-Bi2S3/Fe2O3具有最低的界面阻抗,表明Ce-Bi2S3/Fe2O3中的载流子被更有效地分离和转移.     

一种多层异质材料互联结构制造工艺方案的优化方法

针对天线产品中多层异质材料互联界面的优化问题,提出"分层优化综合评价"的优化策略.针对互联材料选择,基于材料的相容性准则、功能性要求、工艺性要求等规则进行定性推理获取可行互联匹配,通过性能指标法进行优化匹配及排序;针对互联工序优化,先根据互联工艺的顺序约束、温度约束等构建约束矩阵,再建立反映互联工艺顺序的有向图,得到最...     

S,N共掺杂TiO2纳米管作为钠离子电池负极的储钠性能

合理的结构设计和单原子掺杂可以明显提高二氧化钛(TiO₂)作为钠离子电池负极的储钠性能。然而单原子掺杂在TiO₂中较低的掺杂质量分数与单一的功能作用阻碍了TiO₂作为钠离子电池负极电化学性能的进一步增强,因此研究了高质量分数掺杂和双原子掺杂对TiO₂储钠性能的影响。通过砂纸打磨对钛箔表面进行预处理除去氧化层,在含有0.56 g的NH₄F、5 mL的H₂O和95 mL的乙二醇(EG)溶液中,在20 min内通过施加阳极氧化电压60 V,在室温环境下对钛箔进行阳极氧化,在其表面生长出TiO₂纳米管阵列;以CH₄N₂S作为N源和S源,使用退火的方式对TiO₂纳米管阵列进行掺杂,得到S, N共掺杂的TiO₂纳米管阵列。实验结果表明,S, N共掺杂TiO₂的质量分数分别为1.53%和4.76%时,显著提高了TiO₂...     

8英寸薄层硅外延片的均匀性控制方法

8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一.研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3％的前提下,外延层厚度和电阻率形成中间低、边缘略高的“碗状”分布可有效提高晶圆的良率水平.通过调整生长温度和氢气体积流量可实现外延层厚度的“碗状”分布,但调整温区幅度不得超过滑移线的温度门槛值.通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的“碗状”分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94％提升至98.5％,进一步提升了8英寸薄层硅外延片产业化良率水平.     

基于田口方法的微波组件金丝键合工艺优化

为了提高微波组件金丝键合的可靠性,采用楔形金丝键合工艺进行了金丝互连,通过田口试验方法设计 和试验验证,确定了金丝键合最优化的工艺参数组合。研究结果表明：键合金丝质量的影响因素依次是超声功率、键 合压力和键合时间,优化的工艺参数组合依次为超声功率、键合压力、键合时间,优化的工艺参数组合为超声功率 15、键合压力16、键合时间50;采用优化后的工艺参数进行金丝键合操作,获得了稳定性良好的互连金丝,完全满 足混合集成微波电路金丝键合互连应用的需求。     

用大像元CMOS线阵光电探测器和插值法测量激光光斑中心位置

探讨了用大像元 (0 .8mm)CMOS线阵光电探测器确定激光光斑中心位置的插值方法 ,并对插值误差进行了理论分析和实验验证。采用线性插值可使测量分辨率提高 10倍以上。通过实测两种激光准直中光斑中心位置的漂移 ,验证了该探测器及插值方法的实用性。     

低阻p型衬底上高阻厚层n型外延

介绍了高阻厚层反型外延片的一种实用生产技术，即在PE-2061S外延设备上，采取特殊的工艺控制在电阻率小于0.02Ω·cm的p型低阻衬底上实现了高阻厚层n型外延生长，外延层电阻率大于40Ω·cm，厚度大于100μm. 研究表明：该外延材料完全可以满足IGBT器件制作的需要.     

多孔硅外延转移技术制备以氮化硅为绝缘埋层的SOI新结构

为减少自加热效应 ,利用多孔硅外延转移技术成功地制备出一种以氮化硅为埋层的 SOI新结构 .高分辨率透射电镜和扩展电阻测试结果表明得到的 SOI新结构具有很好的结构和电学性能 ,退火后的氮化硅埋层为非晶结构 .     

基于薄外延技术的高压BCD兼容工艺

针对高压应用领域,开发了一种基于薄外延技术的高压BCD兼容工艺,实现了900V高压双RESURF LDMOS与低压CMOS,BJT器件的单片集成.与传统厚外延技术相比,工艺中n型外延层的厚度减小为9μm,因此形成pn结对通隔离的扩散处理时间被极大减小,结隔离有更小的横向扩散,节约了芯片面积,并改善了工艺的兼容性.应用此单层多晶、单层金属高压BCD兼容工艺,成功研制出一种基于耦合式电平位移结构的高压半桥栅极驱动电路,电路高端浮动偏置电压为880V.     

田口试验设计的改进及其应用研究

表面贴装技术的生产制程涉及机器、材料和工作环境等多重变因，其繁琐复杂更胜于传统制造流程，因此如何管控生产变因以提高产品品质成为业界的重大课题。通过对田口试验设计方法中存在调整因子的望目型品质特性考量，引入检验因子，对正交表修改，建立基于因子分类的两阶段优化模型，构建改进型田口试验设计。并结合某SMT企业的钢板印刷制程，构建了田口试验设计平台，进行制程参数的优化设计，取得了满意的效果。     

重掺砷衬底外延工艺研究

在重掺砷（As）衬底上生长外延层一直是外延工艺难点。外延工艺过程中由于衬底的掺杂浓度与外延层的掺杂浓度相差很大,自掺杂与固态外扩散现象严重,使得外延过渡区变宽,工艺很难控制。在确保外延层晶格结构完整、表面质量完美的前提下,适当增加外延生长速率、降低外延生长温度可减小自掺杂与固态外扩散的影响。结合多晶硅背封法、二步外延法等对工艺过程进行优化,可有效抑制自掺杂现象从而提高外延片的质量。     

快速恢复外延二极管用硅外延片的工艺研究

利用化学气相沉积方法制备所需硅外延层,通过FTIR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等多种测试方法获取外延层的几何参数、电学参数以及过渡区形貌。详细研究了本征层生长工艺与外延层厚度分布、电阻率分布以及过渡区形貌之间的对应关系。采用该优化设计的硅外延材料,成功提高了FRED器件的性能与成品率。