一种用于FPGA布局的模拟退火算法

在本篇论文中,我们介绍了在标准对称阵列(隔离岛状)现场可编程逻辑阵列结构下的一种有效的布局方法,模拟退火算法。实验结果显示,相比普通的布局算法,模拟退火算法在布局时间上减少了20%。     

一种FPGA抗辐射布线算法设计

随着集成密度的增大以及工作电压的降低,基于SRAM的FPGA芯片更加容易受到单粒子翻转的影响。提出了一种基于通用布局布线工具VPR的抗辐射布线算法,通过改变相关布线资源节点的成本函数,来减少因单粒子翻转引起的桥接错误,并与VPR比较下板测试结果。实验结果表明,该布线算法可以使芯片的容错性能提升20%左右,并且不需要增加额外的硬件资源或引入电路冗余。     

FPGA布局布线的指导和调整

介绍在规模现场可编程逻辑单元阵列（ＦＰＧＡ－ＦｋｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）集成电路设计中如何利用开发工具对自动布局，布线的合理指导和对不合理布局，布线的调整方法。     

FPGA布线算法优化

现场可编程门列阵(Field Programmable Gate Array,FPGA)是通过可编程互连接的可配置逻辑块(Configurable Logic Block,CLB)矩阵构成的可编程半导体器件,在电子产品设计及电子产品生产等方面具有广泛的应用.FPGA布线算法是整个EDA系统性能的决定性因素,这里对FPGA布线的Dijkstra算法进行了优化,大大加快了布线速度.     

一种改进的伪布尔可满足性算法用于FPGA布线

为了避免伪布尔可满足性算法在布线过程中带来的增加转换成本的负面影响,提出了一种用于FPGA的新的布线算法,该算法结合了伪布尔可满足性算法与几何布线算法的优点。在布线过程中,先选用PathFinder这种几何布线方法对FPC}A进行布线,如果不能成功再采用伪布尔可满足性算法。并在布线流程中增加了静态对称破缺技术对伪布尔约束进行预处理,侦测并破缺其中的对称,从而达到减少搜索路径,消减成本的目的。初步的实验结果表明,这种混合布线方法可以显著减少运行时间,加速求解过程,并且对整体方案无不良影响。     

一种有效的EEPLA的测试算法

本文提出了一种硬件电路很少,故障覆盖率最高的ＥＥＰＬＡ的测试算法。同其他测试算法相比,该方法可以对每一个交叉点进行编程控制。所有单一的或多重的交叉点故障、线电位固定在“１”（“０”）、桥连故障都可以测试到,疽测试算法简单易行。     

一种基于伪布尔可满足性FPGA布线算法

为了克服布尔可满足性算法在现场可编程门阵列布线中存在的不足,引进了一种在标准对称阵列(隔离岛状)现场可编程门阵列结构下的新型有效布线方法——伪布尔可满足性算法,并结合实例详细地阐述了将其应用于布线的原理及方法,同时采用实际工业电路将布尔可满足性算法与伪布尔可满足性算法作出比较。实验结果显示,伪布尔可满足性算法比布尔可满足性算法在布线时间上减少了10.5%,在稳定性上提高了3.3%。     

一种自适应多层无网格布线算法

为适应多布线层，采用非均匀网格图模型，引入了一种自适应迭代策略，将多层布线转化为多次两层布线来处理，既能适应任意布线层数，又大大减少了多层迷宫布线的搜索空间；针对非均匀网格图模型的特点，提出了优化的绕障长度的迷宫布线算法。实验数据显示算法具有较快的搜索速度和较好的布线质量。     

一种基于线网划分的并行FPGA布线算法

针对在现场可编程门阵列(FPGA)软件系统中大规模电路设计布线时间较长的问题,提出一种基于线网引脚位置划分且具有平台独立性的多线程FPGA布线算法。对高扇出线网采用将单根线网拆分成子线网并同时布线的方法,对低扇出线网采用选择若干位置不相交叠的线网进行同时布线的方法,给出线网边界框图的数据结构来缩短选择若干低扇出线网的时间,采取负载平衡机制和同步措施,分别提高布线效率和保证布线结果的确定性。实验结果证明,在Intel 4核处理器平台上,与单线程VPR算法相比,该并行算法的平均布线效率提高了90%,平均布线质量下降不超过2.3%,并能够得到确定的布线结果,在EDA方面具有重要的理论与实用价值。     

基于CORDIC的梯度跟踪算法的FPGA实现

梯度跟踪算法在多飞行器测控及卫星移动通信中有广泛的应用,但现有的实现方案还存在很多缺点。该文以均匀圆阵为接收天线阵,在分析梯度跟踪算法原理及CORDIC算法原理的基础上,提出一种基于CORDIC算法与数字波束形成技术相结合的FPGA实现方案,给出电路实现原理图并使用Quartus软件进行了仿真分析,仿真结果表明该方案是正确、可行和有效的。     

FPGA平台实现基于遗传算法的图像识别的研究

利用模板匹配方法,采用基于遗传算法的图像识别技术,完成了对图像目标识别的算法验证。在此基础上进行了基于该算法的图像识别系统的FPGA实现,并在相关验证平台进行了硬件仿真与时序分析。实验结果表明,所设计的图像识别电路具有较高的识别精度和较快的识别速度。     

设备监控图像预处理算法改进及其FPGA实现

为实现对现场监控图像的实时预处理,针对灰度化和二值化算法复杂度高、计算量大和不易于硬件实现等问题,对图像预处理方法进行了研究。通过重新设计加权平均灰度算法的权重,使灰度算法由浮点运算简化为定点运算,易于现场可编程门阵列（FPGA）实现;提出一个基于Otsu算法的改进评价函数,证明了其与最大类间方差法、最小类内方差法的等价性。进而提出一种适于硬件实现的图像预处理算法,并通过Verilog编程以及在Matlab和ModelSim上联合仿真,证明了整个预处理功能的可实现性,最终设计出一种可用于实时图像处理系统前端的基于硬件实现的高速图像预处理模块。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

改进Top-hat变换的小目标跟踪算法及FPGA实现

在改进Top-hat变换的基础上,设计并实现了一种基于FPGA的红外小目标实时稳定的跟踪系统。针对经典Top-hat变换对小目标检测的局限性,提出一种改进的Top-hat变换并将其用于对图像中小目标的增强。在此基础上,通过对视频序列中目标的运动估计和基于特征滤波器的空间滤波,稳定有效地计算出小目标的位置。为了将算法移植到FPGA芯片以获取实时的小目标跟踪效果,完成了系统的整体架构设计,并针对模板窗口运算在FPGA内实现的传统方法效率低的特点,设计一种基于FPGA的新型模板窗口计算方法,应用于相关的算法模块中。实验结果表明：系统可以获得良好的检测与跟踪效果,而且能够在20 ms内完成目标位置的计算,满足小目标跟踪的实时性要求。     

QoS多播路由算法研究

随着当前Intemet的发展和各种多媒体应用的出现,多播技术得到大量应用。多播路由算法主要用来建立一棵性能良好的多播树,并使它能够满足各种业务的服务质量需求。将多种群并行技术和退火技术相结合,克服了基于标准遗传算法的多播路由算法过早收敛和后期搜索速度较慢的缺陷,且使用树状编码方法,提出求解带宽、时延、时延抖动和分组丢失率约束的代价最小多播树的多种群并行退火遗传多播路由算法。对QoS多播路由选择问题进行了描述,给出多种群并行退火多播路由遗传算法和一种有效去除冗余信息的遗传算法编码设计技术,通过仿真实验证明了算法的正确性,分析了算法的时间性能,表明该算法快速有效。     

一种改进的粒子滤波算法及其FPGA硬件实现

提出了一种改进的粒子滤波目标跟踪算法,提出了限定区域的伪随机算法和根据权值分布的自适应重采样算法来提升目标跟踪的精度和并行特性。同时在算法的FPGA硬件结构实现上,对程序结构进行调整,充分利用流水线并行处理数值计算,运用硬件并行特性加快粒子的权值排序过程。实验结果表明,提出的算法在实验室场景与遮挡情况下都具有良好的跟踪准确性和实时性。     

一种图像动态范围压缩算法及其FPGA实现

灰度动态范围压缩是一种基本的图像增强处理方法,广泛应用于图像识别,视频监控等领域中。结合这一应用,提出了一种基于非线性变换的动态范围压缩算法,并且以FPGA为基础,针对一幅图像的处理进行硬件实现,给出了硬件整体构架以及算法逻辑,并针对FPGA速度与面积优化的问题,完成了控制逻辑的流水线设计。最后采用Verilog HDL对设计进行了描述,利用Ncverilog对模块进行了仿真,给出了基于Synplify Pro 8.2.1的实现方案。结果表明,该设计较好地实现了图像动态范围压缩,其硬件实现构架是行之有效的。     

基于FPGA的压砖机PLC加密控制系统

为使压砖机制造企业的合法利益免受严重侵害,该文在分析原控制系统的基础上,提出基于FPGA的具有加密功能的PLC控制系统,在通信电缆和PLC之间引入了加密板,采用VHDL语言为平台,开发了以有限状态机为内核的底层系统。经工业现场应用,验证了该控制系统的稳定性、可靠性和安全性。     

FPGA中任务运行空间动态定位算法

有效地利用现场可编程门阵列(FPGA)的任务运行空间是提高可重构系统性能的重要因素.针对嵌入式实时任务的运行特性,提出一种带有时间维的三维任务空间的动态定位算法.将时间因素与任务运行空间紧密结合,从而有效降低了任务放置算法的时间复杂度.