IC测试技术标准的新变化

任何一种电子产品(从PC到因特网设备)都离不开体积更小、功能更强的芯片。正是芯片推动着飞速的发展,同时,它也推动着IC电子设计自动化和测试技术的发展,但是测试不可避免地要滞后于IC的开发。 系统级芯片(或系统集成芯片)测试是一个费时间的过程。要完成测试,要降低测试成本,需要生成数千测试图形和矢量,还要达到足够高的故障复盖率才行。随     

IC测试新技术新标准发展动向

一、降低测试成本提高测试速度势在必行 任何一种电子产品都离不开体积小、功能强的芯片,正是芯片推动着IC飞速发展,同时,也推动着IC电子设计自动化和测试技术的发展,但是测试不可避免的地要滞后于IC的开发。 系统级芯片(或系统集成芯片)测试是一个费时间的过程。要完成测试,要降低测试成本,需要生成数千测试图形和矢量,还要达到足够高的故障覆盖率才行。随着测试链从芯片级延伸到板级、系统级、最后到现场级测试,面     

SOC测试系统将成为主注IC测试设备

ＳＯＣ（系统级芯片）测试对ＩＣ ＡＴＥ（集 成电路自动测试设备）制造商提出了挑战,同时也提供了新的发展机遇。目前,各种系统级芯片不断面世,包括数字蜂窝电话芯片、ＰＣ图形芯片、电缆调制解调器芯片、千兆以太网交换器芯片、网络控制器芯片以及各种多媒体器件。这预示了ＳＯＣ测试将是未来几年ＡＴＥ市场中的一个新增长点。ＳＯＣ对测试设备要求非常高,它要求设备能测试芯片上的数字逻辑电路、模拟电路和存储器。低成本、多功能ＳＯＣ测试设备对集成电路制造商有更大的吸引力,因为这种设备的测试能力能替代多台单功能ＩＣ ＡＴＥ…     

新型存储器测试系统的格式化子系统

本文介绍自动测试设备中格式化子系统的电路原理。格式化子系统是IC测试设备的数据通道,是功能测试的咽喉。我们在格式化子系统的设计中采用了CPLD芯片来设计关键电路,由于其可编程性和CMOS工艺,因此能灵活方便的修改设计不仅缩短了研制周期,还大大降低了功耗、减少了电路板面积、降低了成本、提高了定时精度和可靠性。     

基于数字测试系统的RF IC芯片测试扩展

本文介绍如何扩展低端IC测试系统，使其具备13.56MHz RF IC卡芯片批量测试能力，为一些IC设计或测试企业利用现有低端数字测试系统，降低RF IC卡测试成本提供一种可能的选择。     

一种射频识别卡电路的可测性设计

随着CMOS器件进入深亚微米阶段,集成电路的规模、复杂度以及测试成本都急剧提高,与此同时人们对集成电路的可靠性要求也越来越高。集成电路系统的测试是一个费时而艰巨的过程,必须综合考虑到测试的功能、性能等诸多问题,并能以较低的成本来实现较高质量的测试,因此对超大规模集成电路的测试研究已成为IC设计中不可缺少的一部分。而可测试性设计(DFT)就是通过增加辅助电路来降低电路的测试难度、从而降低其测试成本的一种测试。文章针对一款非接触式射频卡电路,分析了其工作原理和模块组成,研究了其测试电路,通过对输出端口信息的测试,可以清楚地知道内部各模块的功能与性能,达到了验证电路可靠性的目的。     

SOC测试系统将成为主流IC测试设备

SOC(系统级芯片)测试对IC ATE(集成电路自动测试设备)制造商提出了挑战,同时也提供了新的发展机遇.目前,各种系统级芯片不断面世,包括数字蜂窝电话芯片、PC图形芯片、电缆调制解调器芯片、千兆以太网交换器芯片、网络控制器芯片以及各种多媒体器件.这预示了SOC测试将是未来几年ATE市场中的一个新增长点.SOC对测试设备要求非常高,它要求设备能测试芯片上的数字逻辑电路、模拟电路和存储器.低成本、多功能SOC测试设备对集成电路制造商有更大的吸引力,因为这种设备的测试能力能替代多台单功能IC ATE.     

服务于IC产业的MEMS探卡

圆片级芯片测试在IC制造工艺中已经成为不可或缺的一部分,发挥着重要的作用,而测试探卡在圆片级芯片测试过程中起着关键的信号通路的作用。分析指出由于芯片管脚密度的不断增加以及在高频电路中应用的需要,传统的组装式探卡将不能适应未来的测试要求;和传统探卡的组装方法相比,MEMS技术显然更适应当今的IC技术。综述了针对MEMS探卡不同的应用前景所提出的多种技术方案,特别介绍了传感技术国家重点实验室为满足IC圆片级测试的要求,针对管脚线排布型待测器件的新型过孔互连式悬臂梁芯片和针对管脚面排布型待测器件的Ni探针阵列结构的设计和制造。     

以低廉的测试成本和灵活的测试结构测试混合信号器件

对日益复杂的消费产品不断增长的需求，引发了应用于消费类电子、汽车、工业和通讯领城的混合信号集成电路的需求急剧上升。时至今日，半导体制造商们把高速的数字逻辑电路和先进的模拟电路集成在一起制造出功能越来越强大的混合信号IC。器件的复杂度在不断上升，但是其售价不可能随之飙升，半导体公司都发现他们面临看这样一个难题，即如何在降低测试成本的同时保证复杂的IC产品的质量。半导体公司发现他们需要改进测试构架、更先进的测试仪器、增强的测试开发环境以取得更高的测试产量并保证在测试上的投资有高的回报。为了应付这些挑战，顶光的测试系统结合了高性能的架构和先进的测试仪器以取得高端测试仪的产量，而所花的成本只是传统ATE系统的一小部分。在ATE上开发应用程序时，新一代的混合信号测试仅不仅能降低测试成本而且可以灵活地适应将来不同应用场合下的需要，这将有力地保护你在测试设备、硬件资源、数字混合器件上的工程投资。本文将要讨论混合信号器件测试的主要趋势，及其对测试成本的影响，和一些新的测试结构，这些新的结构在满足当前测试需求的同时还将有能力灵活地适应未来正在形成的测试需求。     

乒乓模式在IC量产测试中的应用

随着目前国际集成电路封装测试产业不断向中国转移,更多国际知名公司均希望在中国找到低成本、高品质的解决方案。集成电路测试作为品质把关的重要一环,其成本在整个集成电路产业链中占有较高比重。据统计,目前有很多集成电路的测试成本已高达整个集成电路生产成本的45%以上,因此,测试成本的有效降低能够明显减少集成电路制造成本。昂贵的集成电路测试设备是导致IC量产测试成本偏高的主要因素,需要负责IC量产测试的工程技术人员不断地探索和钻研如何最有效地使用这些测试设备。本文详细地阐述了如何使用乒乓测试模式充分利用设备资源,从而有效降低IC的测试成本。     

用于测试混合信号测试的任意波形发生器

AWG5000系列任意波形发生器基于与AWG7000系列相同的平台。客户可以使用一台AWG5000，生成高分辨率信号，在测试混合信号设备中模拟电路和数字基带电路和中间频率（IF）电路，提高测试效率，降低测试成本。     

以低廉的测试成本和灵活的测试结构测试混合信号器件

对日益复杂的消费产品不断增长的需求引发了应用于消费类电子,汽车,工业和通讯领域的混合信号集成电路的需求急剧上升.时至今日,半导体制造商们把高速的数字逻辑电路和先进的模拟电路集成在一起制造出功能越来越强大的混合信号IC.器件的复杂度在不断上升,但是其售价不可能随之飙升,半导体公司都发现他们面临着这样一个难题,即如何在降低测试成本的同时保证复杂的IC产品的质量.半导体公司发现他们需要改进测试构架,更先进的测试仪器,增强的测试开发环境以取得更高的测试产量并保证在测试上的投资有高的回报.为了应付这些挑战,项尖的测试系统结合了高性能的架构和先进的测试仪器以取得高端测试仪的产量而所花的成本只是传统ATE系统的一小部分.在ATE上开发应用程序时,新一代的混合信号测试仪不仅能降低测试成本而且可以灵活地适应将来不同应用场合下的需要,这将有力的保护你在测试设备,硬件资源,数代混合器件上的工程投资.本文将要讨论混合信号器件测试的主要趋势,及其对测试成本的影响,和一些新的测试结构,这些新的结构在满足当前测试需求的同时还将有能力灵活得适应未来正在形成的测试需求.     

测试接口原理与电源芯片应用案例

基于对IC测试接口原理和系统结构的阐释,具体针对型号为SL431L的电源芯片,提出改进测试电路的方法,电压测试值的波动范围小于3mV。     

模拟IC自动测试系统的直流参数测试单元

模拟IC自动测试系统主要针对模拟IC的直流参数和交流参数进行测试,其中直流参数的测试是整个测试过程的重要部分。直流参数测试单元可以为芯片提供稳定的、精确的电压或电流,主要实现两种功能：一种是对待测芯片施加电压从而测量电流值,简称FVMI（加电压测电流）功能;另一种是对待测芯片施加电流从而测量电压值,简称FIMV（加电流测电压）功能。     

模拟电路的振荡测试技术

集成电路设计和制造技术的发展给电路测试带来了巨大的挑战,其中模拟电路的测试是电路测试的难点.目前在这一领域有许多致力于降低测试难度,节约测试成本的研究.介绍了一种称为"振荡测试"的模拟电路测试技术,从振荡电路的构造、测试响应的测量和分析等方面综述了振荡测试技术的研究现状,同时总结了振荡测试技术的优点,分析了当前存在的局限性,并对将来的发展进行了展望.     

基于ATE的电源芯片Multi-Site测试设计与实现

介绍了电源芯片的多Site测试设计与实现。基于CTA8280测试系统,通过对芯片CP(晶圆测试)要求进行分析,设计了8 Site测试电路外围,能够实现对晶圆进行8 Die并行测试。测试结果显示,该方案能够有效提升该电源芯片的测试效率,降低测试成本。     

降低IC芯片成本与提高设备自动化

讨论了降低IC芯片成本与提高设备自动化的关系。要降低IC芯片成本和增加IC芯片制造商的利润必须提高IC芯片生产率和IC芯片良率,其保证措施即是设备自动化。     

非接触IC卡芯片的低成本测试

随着RFID技术和规范的不断成熟．我国的第二代身份证卡上开始使用基于RFID技术的非接触IC卡芯片．对于设计验证和大规模量产时面临的测试问题，本文介绍了一种非接触IC卡芯片低成本测试的解决方案。与普通的测试方法要求IC测试仪（ATE）有比较昂贵的混合信号测试部件来发送／识别RF信号相比．该解决方案只需要ATE有一般的数字电路的测试功能．结合RF应用模块，就可以在保证测试精度和稳定性的前提下实现时芯片要求的所有测试。其最大的优点是大大降低ATE本身的硬件成本．测试时间很短，并且有很好的灵活性。     

一种有效降低测试时间的SOC扫描测试设计方法

随着集成电路规模的迅速增大,巨大的测试向量带来的测试成本压力已成为芯片产品成本考虑中一个不可忽略、甚至非常关键的要素。针对目前大规模SOC芯片测试成本高的问题,提出了一种通过测试扫描链复用来减少测试时间的方法。试验数据表明,该方法在降低测试时间的同时,保持了较高的测试覆盖率,是一种较有价值的降低SOC芯片测试成本的方法。     

RFIC芯片的测试与设计验证

射频芯片(RFIC)的性能极易受到键合线、外围元件与电路等片外因素的影响,通常一款商用射频芯片的设计需要经过从初始芯片设计、芯片测试验证、修正芯片设计的多轮反复过程。因此射频芯片在设计时就需要对IC电路、键合和片外元件电路进行综合考虑。根据这一特点,结合相关芯片的实践经验,讨论射频芯片测试与验证的一般方法和经验技巧,对RFIC的设计具有实用价值。