一种低失调高速宽带通用运算放大器

通过理论分析和流片测试,研究了一种四通道低失调、高速宽带通用运算放大器。输入级采用发射极反馈电阻和展宽频带电容,提高稳定性和转换速率。详细分析了减小输入失调电压和失调电流的补偿电路以及全NPN输出级。电路采用标准双极工艺制造,四通道芯片总面积为3.68 mm×2.29 mm,采用双列直插封装。测试结果为:GBW≥6 MHz、SR≥9 V/μs,全温失调电压小于2 mV(-55℃~+125℃),平均温度系数小于5μV/℃,可以在通用模拟系统中广泛使用。     

一种具有基极补偿技术的高速运算放大器

介绍了一种基于高速互补双极型工艺设计的宽带高速运算放大器。该运放输入级采用折叠式共射-共基结构能够增大输入级带宽,改进型威尔逊电流镜作为有源负载将差分输入信号转换为单端输出信号,并提高输入级差分增益;通过基极补偿技术补偿输入对管基极电流,降低输入偏置电流,提高运放精度。输出级采用双缓冲AB类输出级,能够消除交越失真,提高运放带负载能力,并为负载提供较大功率。Spectre仿真结果表明：在±15 V,25℃,1 kΩ负载电阻和10 pF负载电容条件下输入偏置电流为34.8 nA,静态电流≤8 mA,单位增益带宽365 MHz,压摆率428.1 V/μs, 0.01%精度建立时间为42.3 ns。     

基于偏流补偿的低失调运算放大器的设计

基于双极型工艺,设计了一种具有低输入失调电压、低输入偏置电流的运算放大器。电路结构包含偏置电路、差分输入级电路、中间级电路和输出级电路。差分输入级电路采用共射-共基耦合对,能够降低失调电压,并且采用基极电流补偿结构抵消输入偏置电流在外围电路上所产生的影响,提高电路精度。中间级为整个电路提供增益,并且将双端输入信号转换为单端输出信号。输出级电路为AB类输出级,具有低静态功耗,能够提高电路效率,增大电路带负载能力并为负载提供更多功率。电路采用齐纳修调技术,在封装后对芯片进行修调,避免封装后引入的二次失调。流片后测试结果表明：在±15 V电源电压条件下,输入失调电压≤10μV,输入偏置电流≤3 nA,输入失调电流≤1.5 nA,大信号电压增益≥110 dB。     

基于单差分对输入级的新型轨到轨运算放大器设计

本文基于CMOS工艺设计了一种新型的轨到轨集成运算放大器。对比分析传统轨到轨输入级设计的优劣,该运放选择采用单差分对输入级结构,使用耗尽型NMOS管作为输入对管,利用耗尽型NMOS管的体效应以及对输入级电路结构的优化,实现轨到轨输入,以AB类输出级结构实现轨到轨输出。经过Cadence仿真验证,工作在5 V单电源供电下,共模输入电压范围可以实现满轨0～5 V,增益高达141.1 dB,带宽1.7 MHz,相位裕度55.4°,具有较低的输入失调电压264μV、输入偏置电流9 pA。整体电路实现了近乎满轨的轨到轨的输出电压摆幅,达到轨到轨运算放大器的设计要求。     

一种基于降压DC-DC转换器的高性能误差放大器设计

基于降压型DC-DC转换器的工作原理,从系统需要出发,提出一种高性能的误差放大器。该误差放大器的输入级采用偏置电流消除结构,避免其输入对基准电压产生影响;核心电路采用对称性的差分运放结构,引入正反馈结构和负反馈电阻以提高其性能,电路结构采用CSMC 0.5μm BCD工艺。仿真结果表明该误差放大器跨导为1.5 mS,共模下限可以从0开始,共模抑制比为106 dB,失调电压为208.3μV,功耗约为100μW,验证了该放大器的良好性能。     

用于微电容检测的C/V电路设计与研究

结合电荷放大原理,通过设计高性能的运算放大器,较好地完成了杂散电容的屏蔽,实现了高可靠性的微电容检测。采用CSMC0.5μmCMOS工艺,用Cadence Spectre对其进行仿真验证,能精确检测出aF量级的微电容。结合考虑不可避免的工艺误差,对差分标称电容的失配进行分析与校准。结果表明:失配仅带来固定的失调,不会对C/V电路的灵敏度造成显著的影响。     

新型超高速运算放大器低失调型输入级

对于超高速集成运算放大器，如无特殊措施，无论是场效应型还是双极型超高速运放，原则上均不能同时获得低的失调电压和低的失调电流。各种旨在降低电路失调而对输入级所作的改进，大部分是针对双极型高速运放。但是这些改进措施要不是增大了工艺难度，就是改善了一个失调参数的同时又恶化了另一个失调参数。我们在分析了各种高速运放输入级输入失调的基础上，设计了一种新的低失调型双极输入级电路。理论分析及计算机电路模拟证实这     

恒电压增益的低电压Rail—to—Rail运算放大器

基于 Alcatel的 0 .3 5μm标准 CMOS工艺 (VT=0 .6 5 V) ,模拟实现了工作电压低达 1 .8V、电压增益偏差仅为 3 % (整个输入共模偏置电压范围内 )的运算放大器 ;电路的设计也避免了差分输入对中 PMOS管和 NMOS管的 W/L的严格匹配 ,增强了电路对工艺的坚固性。对输入差分对偏置电流的控制电路、差分输入对的有源负载和 AB类 Rail- to- Rail输出级进行了整体考虑 ,确保电压增益恒定的新型结构 ,使该运放在 2 V电源电压下 ,电压增益达到 80 d B(1 0 kΩ 电阻和 1 0p F电容并联负载 ) ,单位增益带宽为 1 2 MHz,相位裕量 72°     

一种64 GBaud双通道差分线性跨阻放大器

【目的】针对400 Gbit/s双偏振(DP)-16正交幅度调制(QAM)相干光接收机应用的核心线性跨阻放大器(TIA)实现问题。【方法】文章基于先进锗硅异质结双极型互补氧化物半导体(SiGe BiCMOS HBT)工艺实现了一种64 GBaud双通道差分线性TIA。芯片核心由两路完全相同的信号放大通道组成，以输入放大相干接收的I和Q分量。信号放大通道电路采用全差分电压并联负反馈结构作为核心TIA,采用两级差分可变增益放大器(VGA)级联结构实现进一步信号放大，单端输出阻抗50Ω的电流模逻辑(CML)缓冲器作为输出级。在输入两端，分别引入了独立的直流恢复(DCR)环路以消除输入信号直流分量及差分输出直流失调，并引入了全差分直流失调消除(DCOC)以消除工艺失配产生的输出直流失调，提高电路线性度。为了提高输入动态线性范围，引入了自动增益控制(AGC)电路以自动根据输入信号强度调节TIA跨阻及VGA增益，避免信号饱和失真；为了优化输出阻抗匹配，减小静电放电(ESD)二极管寄生电容影响，输出级采用了三端口桥式-T网络(T-Coil)电感峰化负载结构，以改善输出回损，提高带宽。芯片采用先进Si...     

微电容超声换能器的前端专用集成电路设计

针对微电容超声换能器(CMUT)微弱电流信号检测的要求,设计了一种用于CMUT的前端专用集成电路——运算放大器(OPA)电路。运算放大器电路采用两级放大结构,第一级采用全差分折叠-共源共栅结构,输出级采用AB类控制的轨到轨输出级,在运算放大器电路反相输入端和输出端通过一个反馈电阻实现CMUT电流信号到电压信号的转换。采用GlobalFoundries 0.18μm的标准CMOS工艺进行了仿真设计和流片,芯片尺寸为226μm×75μm。仿真结果表明,运算放大器的开环增益为62 dB,单位增益带宽为30 MHz,在3 MHz处的输入参考噪声电压为2.9μV/Hz^1/2,电路采用±3.3 V供电,静态功耗为11 mW。测试结果表明仿真与实测结果相符,该运算放大器电路能够实现CMUT微弱电流信号检测功能。     

155Mbps速率级0.5μm CMOS限幅放大器

描述了用于SDH光纤通信STM-1速率级光接收机主放大器的155Mbps限幅放大器．该电路采用CSMC0.5μm CMOS工艺实现，供电电压为3．3V，功耗为198mW．核心电路包含6级级联的传统差分放大器，一个输出缓冲和一个直流失调补偿反馈环路．通过调整片外电阻Rset，小信号增益在44～74dB范围内可调．芯片封装后测试得到的输入动态范围为54dB（Rset=50Ω），单端输出摆幅为950mV，在高达400Mbps伪随机码输入时，所得眼图仍然令人满意。     

基于BiCMOS工艺的光接收机前端电路

基于IBM 0.18μm SiGe BiCMOS工艺设计,实现了光接收机模拟前端,电路整体结构包括差分共射跨阻放大器(TIA)、限幅放大器(LA)以及输出缓冲级(Buffer)。采用SiGe异质结双极晶体管(HBT)作为输入级的差分共射跨阻放大器大大地减小了输入电阻,更好地展宽了频带。仿真结果表明,在1.8V电源电压供电下,驱动50Ω电阻和10pF电容负载时光接收机前端跨阻增益为74.59dB,带宽为2.4GHz,功耗为39.6mW。在误码率为10-9、输入电流为50μA的条件下,光接收机前端电路实现了3Gb/s的数据传输速率。实测结果表明,光接收机的-3dB带宽为1.9GHz。芯片面积为910μm×420μm。     

一种高线性宽带CMOS全差分放大器

设计了一种高线性度的宽带CMOS全差分放大器,输入级采用带有电阻共模负反馈的差分电路,输出级则由推挽跨导运算放大器及其反馈环路组成.采用输入级源退化电阻及输出级负反馈技术,使得差分输出峰峰值为1 V时三阶谐波失真达到-60 dB.同时利用反馈环路中反馈电容的欠阻尼滞后补偿作用,使放大器的带宽增大了15%.测试结果表明,在0.25 μmCMOS工艺下,该放大器-3 dB带宽达到150 MHz,噪声系数小于14 dB.     

适用于全差分运算放大器的两级共模反馈结构

针对两级全差分运算放大器对输入级和输出级不同的性能要求,设计了连续时间共模反馈电路和开关电容共模反馈电路,使运放在稳定电路直流工作点的同时提高输出摆幅.基于0.13μm CMOS混合信号工艺对电路进行仿真,结果表明,该运放两级共模反馈瞬态输出的波动范围分别为1.06 mV和2.21 mV,在2.5 V电源电压下具有91.6 dB直流开环增益,负载电容为1.5 pF 时单位增益带宽为1.163 GHz.     

多模多频收发机中可编程增益放大器的设计

设计了一种基于运算放大器和电阻反馈网络的宽带全差分可编程增益放大器.该可编程增益放大器(PGA)采用三级级联结构,实现增益为1～57 dB可变,步长为2 dB.PGA中运放采用零点补偿法扩展带宽,整个PGA带宽达30 MHz.芯片采用IBM 0.13μm标准CMOS工艺实现,电源电压为2.5 V,功耗为62 mW.     

10位100MSPS 70 mW双通道交织流水线A/D转换器

设计了应用于3G无线通信中频接收机的10位100 MSPS双通道交织流水线A/D转换器,采用0.18μm CMOS工艺流片.电路工作电压为3.3 V,核心部分功耗不超过70 mW.为了减小A/D转换器的功耗,采用两路并行交织结构,并在两个通道间进行运放共享.运放采用套筒式结构,以进一步节省功耗.对于交织结构,如何保证线性度是设计的关键.线性度主要受直流失调失配、增益失配及采样时间失配的限制.分别采用共享运放、提高每个通道的精度,以及全局被动采样(Global Passive Sampling),减小这些失配的影响.除通道间失配外,还分析了传统双采样电路中的输出开关电荷注入以及断开开关电容串扰对线性度的影响.为了保证A/D转换器的线性度,通过修改时序,消除了以上开关的非理想因素.后仿真结果表明,在100 MsPS采样率下,输入信号带宽为47.6 MHz;最差工艺角(ss,120℃)下,杂散无失真动态范围(SFDR)大于70 dB,信杂比(SNDR)大于60 dB.     

A Novel Offset-Cancellation Technique for Low Voltage CMOS Differential Amplifiers

基于对CMOS差分放大器的非线性和元件失配理解的基础上,提出了一种应用于低电压CMOS差分放大器的失调取消技术.这种技术在不需要增加功耗的基础上,通过把输出端的失调电压转移到差分放大器的其他节点,从而达到减小输入参考的失调电压的目的.为了验证这种技术,设计了一个工作电压为1.8V的低失调的CMOS差分放大器.仿真结果表明,在负载晶体管的失配为20%,输入放大管的失配为10%时,利用这种失调转移技术,输入参考的失调可以减少40%.同已发表的失调取消技术相比,利用这种技术可以达到更低的功耗和更高的集成度.     

低电压全差分运算放大器的优化设计

设计了一种适合于带通SigmaDelta调制器的低电压低功耗全差分跨导放大器。在采用增益提高技术和尾电流复制技术的基础上,对电路参数进行优化,使运放获得了较高的性能。采用0.35μmCMOS工艺,模拟结果表明,环路带宽为278MHz,直流增益大于80dB,输入阶跃为4V时,在0.1%的精度下建立时间为9.1ns,动态范围达到83.2dB,电源电压为2V,总的功耗为4.2mW。     

一种超宽共模输入范围高性能运算放大器的设计

在分析运算放大器一般输入级电路结构的基础上,文章设计出一种新颖的电路结构以实现运算放大器的超宽共模输入范围,摆脱了电源电压对信号共模电平范围的限制,解决了一般运放输入级中容易出现的输入管饱和问题。电路采用1.6μm的P衬N阱BiCMOS工艺制程,HSPICE仿真结果表明:电源电压为2.7V时,运算放大器的共模电平VCM输入范围为1V～7V,带宽为3MHz(相位裕度72.5),开环增益为62.5dB。     

一款基于电荷泵高压内电源的恒定跨导轨到轨运算放大器

设计了一款基于电荷泵高压内电源的恒定跨导轨到轨运算放大器.输入级采用PMOS差分对结构,通过电荷泵产生高于电源电压的输入级内电源,使运放在轨到轨输入范围能正常工作并保持输入跨导恒定.电荷泵电路所需的时钟信号通过内部振荡器电路产生,再通过电压自举电路和时序电路产生所需电平的非交叠开关控制信号,最后利用时间交织结构输出连续稳定的高压内电源.在电荷泵实现中还采用了辅助开关结合跟随运放的结构降低了主开关在切换时的毛刺.该运放在折叠式共源共栅结构中使用增益自举结构提高了总体增益,输出级采用class AB类输出结构实现轨到轨输出.该运算放大器基于0.5μm CMOS工艺完成电路与版图设计,仿真结果表明,在5 V电源电压下,直流增益为150.76 dB,单位增益带宽为53.407 MHz,相位裕度为96.1°,输入级跨导在轨到轨输入共模范围内的变化率为0.001 25%.