Chiplet关键技术与挑战

半导体产业正在进入后摩尔时代,Chiplet应运而生。介绍了Chiplet技术现状与接口标准,阐述了应用于Chiplet的先进封装种类：多芯片模块（MCM）封装、2.5D封装和3D封装,并从技术特征、应用场景等方面介绍了这些封装技术的进展。提出了未来发展Chiplet的重要性和迫切性,认为应注重生态建设,早日建立基于Chiplet的技术标准。     

Chiplet封装用有机基板的信号完整性设计

芯粒（Chiplet）技术带来了芯片规模、性能和成本的平衡,受到了业界和用户的高度关注。针对不同的Chiplet封装方案,对先进/标准封装方案中电气互连的参数与性能进行比较并解读。基于国内的有机基板工艺,从设计和仿真角度对Chiplet标准封装方案进行技术可行性研究。在合理的端接配置下,信号通道的性能可以达到UCIe的设计要求。结果表明,有机基板的低损耗、灵活布线等特性在一定程度上弥补了硅基板在互连密度和能效方面的短板。该研究为Chiplet通用协议的国产应用转化以及Chiplet封装设计提供了参考。     

后摩尔时代的封装技术

介绍了在高性能的互连和高速互连芯片(如微处理器)封装方面发挥其巨大优势的TSV互连和3D堆叠的三维封装技术。采用系统级封装(SiP)嵌入无源和有源元件的技术,有助于动态实现高度的3D-SiP尺寸缩减。将多层芯片嵌入在内核基板的腔体中;采用硅的后端工艺将无源元件集成到硅衬底上,与有源元件芯片、MEMS芯片一起形成一个混合集成的器件平台。在追求具有更高性能的未来器件的过程中,业界最为关注的是采用硅通孔(TSV)技术的3D封装、堆叠式封装以及类似在3D上具有优势的技术,并且正悄悄在技术和市场上取得实实在在的进步。随着这些创新技术在更高系统集成中的应用,为系统提供更多的附加功能和特性,推动封装技术进入后摩尔时代。     

3D芯片封装晶圆植球装备关键技术研究

为了应对半导体芯片高密度、高性能与小体积、小尺寸之间日益严峻的挑战,3D芯片封装技术应运而生.从工艺和装备两个角度诠释了3D封装技术;介绍了国内外3D封装技术的研究现状和国内市场对3D高端封装制造设备植球机的需求.介绍了晶圆植球这一3D封装技术的工艺路线和关键技术,以及研制的这一装备的技术创新点.以晶圆植球机X-Y-θ植球平台为例,分析了选型的技术参数.封装技术的研究和植球机的研发,为我国高端芯片封装制造业的同行提供了从技术理论到实践应用的参考.     

Chiplet接口IP 3DIC混合信号仿真验证

随着半导体工艺节点向7nm、5nm、甚至3nm等先进工艺演进,大芯片的成本在不断增加,这意味着用先进的工艺节点制造大型SOC芯片正在削弱其经济效益。为了突破这一瓶颈,Chiplet架构应运而生并进入了快速发展期。接口IP与3D封装做为其关键技术,如何保证通过3D封装互联的各接口IP通讯的可靠性成为设计首要考虑因素。本文首先阐述了Chiplet多die互联设计以及顶层验证面临的挑战,接下来详细说明如何使用VCS AMS混合仿真工具来解决当前验证的瓶颈和提升设计效率。     

芯片三维互连技术及异质集成研究进展

集成电路的纳米制程工艺逐渐逼近物理极限,通过异质集成来延续和拓展摩尔定律的重要性日趋凸显。异质集成以需求为导向,将分立的处理器、存储器和传感器等不同尺寸、功能和类型的芯片,在三维方向上实现灵活的模块化整合与系统集成。异质集成芯片在垂直方向上的信号互连依赖硅通孔（TSV）或玻璃通孔（TGV）等技术实现,而在水平方向上可通过再布线层（RDL）技术实现高密度互连。异质集成技术开发与整合的关键在于融合实现多尺度、多维度的芯片互连,通过三维互连技术配合,将不同功能的芯粒异质集成到一个封装体中,从而提高带宽和电源效率并减小延迟,为高性能计算、人工智能和智慧终端等提供小尺寸、高性能的芯片。通过综述TSV、TGV、RDL技术及相应的2.5D、3D异质集成方案,阐述了当前研究现状,并探讨存在的技术难点及未来发展趋势。     

异构集成芯片关键技术研究

分析了 Chiplet异构集成芯片技术及其发展现状.重点研究了内部总线互连和先进封装两个构建异构集成芯片的关键技术,简要介绍了这两个关键技术的标准化情况.通过对异构集成芯片技术发展趋势的分析,提出了现阶段在国内大力发展Chiplet并制定相关技术标准的重要性和迫切性.     

硅DRIE刻蚀工艺模拟研究

随着现代科技的发展,人们对微系统的小型化、高性能、多功能、低功耗和低成本的要求越来越高,基于硅通孔技术技术的三维系统封装技术(3D SiP,three dimensional dystem in packaging)愈发显现出其重要的研究价值.硅通孔技术将集成电路垂直堆叠,在更小的面积上大幅地提升芯片性能并增加芯片功能...     

WLCSP封装技术中的集成无源器件

芯片规模封装技术一直倍受高性能、小形状因素解决方案在各类应用中的关注。芯片规模封装与球栅阵列(BGA)封装之间的区别变得不可分辨,已成为“细间距BGA”的同义词。芯片规模封装成本也是业界关注的焦点之一。芯片规模晶圆级封装是提供小形状、高性能和低成本的最快途径。论述了集成无源器件加工、低成本化的晶圆级芯片规模封装技术。     

后摩尔时代的3D封装技术——高端通信网络芯片对3D封装技术的应用驱动

认为通过封装技术的发展创新延续摩尔定律,满足未来通信芯片及消费性电子的需求已成为业界新的热点。介绍了3D封装技术发展现状与优势,提出"高带宽、高性能、大容量、高密度"通信网络芯片对3D封装技术有迫切的应用需求,并深入分析了堆叠封装技术如何解决400G网络处理器(NP)所面临的瓶颈问题。建议中国芯片产业链应协同合作,从整体上推动IC产业的发展。     

叠层式3D封装技术发展现状

随着电子产品朝小型化、高密度化、高可靠性、低功耗方向发展,将多种芯片、器件集成于同一封装体的3D封装成为满足技术发展的新方向,其中叠层3D封装因具有集成度高、质量轻、封装尺寸小、制造成本低等特点而具有广阔的应用前景。综述了叠层式3D封装的主要类型、性能特点、技术优势以及应用现状。     

TSOP叠层芯片封装的介绍

叠层芯片封装技术,简称3D,是指在不改变封装体外型尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上的芯片的封装技术,它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。叠层芯片封装技术具有大容量、多功能、小尺寸、低成本的特点,2006年以来3D技术逐渐成为主流。随着NAND快闪存储器市场的高速增长及3D技术的兴起,加之TSOP封装成本低、柔韧性强,所以TSOP封装得以重新焕发生机。     

Tessera专注微电子和成像与光学技术

Tessera公司创立于1990年,公司的微电子解决方案以芯片规模、3D与晶圆级的封装技术,以及高密度的衬底与静音散热技术,支持客户生产体积更小、功能更强     

SABRE~ 3D:技术和生产力领先者:WLP Electrodeposition

随着消费者对移动电子设备不断提出"更小,更快,更强大"的需求,先进封装技术变得越来越重要。外形尺寸的减少,功耗的降低,系统级封装等正是得益于该技术的广泛推广。相对于传统的封装,以硅通孔(TSV)和晶片级封装(WLP)为代表的2.5D和3D堆叠集成技术在减少线宽,增大I/O密度的同时,能够实现更直接的芯片到芯片互连,从而获得"摩尔定律"之外的性能提高。所以,以WLP为代表的先进封装已成为半导     

3D叠层封装集成电路的芯片分离技术

3D叠层封装是高性能器件的一种重要的封装形式,其鲜明的特点为器件的物理分析带来了新的挑战.介绍了一种以微米级区域研磨法为主、化学腐蚀法为辅的芯片分离技术,包括制样方法及技术流程,并给出了实际的应用案例.该技术实现了3D叠层芯片封装器件内部多层芯片的逐层暴露及非顶层芯片中缺陷的物理观察分析,有助于确定最终的失效原因,防止失效的重复出现,对于提高集成度高、容量大的器件的可靠性具有重要的意义.     

先进的叠层式3D封装技术及其应用前景

采用叠层3D封装技术将使芯片所包含晶体管数目成倍的增加,它不但具有体积小、性能高、功耗低等优点,而且拥有无可比拟的封装效率.对其叠层3D封装的发展趋势、技术特点、技术优势、散热问题以及应用前景等几个方面进行了探讨.     

CSP引发内存封装技术的革命

简要介绍了几种内存芯片封装技术的特点。CSP是内存芯片封装技术的新概念,它的出现促进内存芯片的发展和革新,并将成为未来高性能内存的最佳选择。     

要闻

海力士与意法半导体合资存储器厂开工建设意法半导体(STMicroelectronics,简称ST)与韩国海力士半导体(Hynix)宣布在无锡市的存储器芯片前端工厂开工建设。两家公司称新的芯片制造厂将用来制造DRAM存储器和NAND闪存芯片。意法半导体公司表示新生产设施将更好地满足通信和消费类电子等市场重要客户的需求,以更先进的技术工艺、更低的芯片成本,提供完整的存储器、多媒体处理器和单封装的系统解决方案。同时也可使ST使用低成本、高性能的D R A M,从而进一步提高MCP(多片封装)堆叠式存储器和SiP(系统级封装)解决方案水平。意法半导体公…     

先进封装技术的发展趋势

先进封装技术不断发展变化以适应各种半导体新工艺和材料的要求和挑战。在半导体封装外部形式变迁的基础上,着重阐述了半导体后端工序的关键-封装内部连接方式的发展趋势。分析了半导体前端制造工艺的发展在封装技术上的反映。提出了目前和可预见的将来引线键合作为半导体封装内部连接的主流方式与高性能/高成本的倒装芯片长期共存,共同和硅片键合应用在SiP、MCM、3D等新型封装当中的预测。     

无需TSV的3D芯片叠加

正成就高性能,低成本,薄型化封装设计面对面芯片叠加可以简化封装:使用成熟的铜柱微凸点倒装技术叠加两颗或多颗芯片,而无需昂贵的穿硅孔(TSV)技术近距离芯片互联可以提高性能:实现高带宽,高密度和高功率目标,而无需昂贵的2.5D或3D穿硅孔(TSV)技术优化芯片放置可以实现轻薄化:减薄的子芯片置于倒装母芯片下的凸点阵列环内与母芯片互联,或置于基板BGA阵列环内与基板互联,封装体没有增厚