浅析扇出型晶圆级封装(FOWLP) 本刊专访Brewer Science

<正>问:FOWLP是一种创新的技术,它有哪些关键优势?答:扇出型晶圆级封装(FOWLP)的一大关键优势在于其高产出流程使得它的拥有成本降低。通过使用重分布层(RDL)和利用环氧树脂成型化合物的重组晶圆,无需使用中介层或硅通孔(TSV),即可实现外形尺寸更小且更快速的芯片封装的异构集成。相对于其他传统的封装类型,先进的FOWLP方案适用于需要更多次输入/输出(I/O)和更短互连的各种设备类型。     

扇出型晶圆级封装中圆片翘曲研究

在扇出型晶圆级封装工艺中,由于芯片材料与塑封料之间的热膨胀系数差异,晶圆塑封过程中必然会形成一定的翘曲.如何准确预测晶圆的翘曲并对翘曲进行控制是扇出型晶圆级封装技术面临的挑战之一.在讨论圆片翘曲问题时引入双层圆形板弯曲理论与复合材料等效方法,提出一套扇出型晶圆级封装圆片翘曲理论模型,并通过有限元仿真与试验测试验证了该翘...     

一种集成环行器的X波段三维异构集成T/R模组

微电子机械系统(MEMS)环行器被广泛应用于射频(RF)T/R微系统中，解决共用天线且收发隔离的问题。基于硅基三维(3D)异构集成工艺，设计了一种集成MEMS环行器的X波段T/R模组。该模组以高阻硅为介质基板，在硅基板上、下表面电镀金属图形，并堆叠多层硅基晶圆，在硅基模组上封装了集成无源器件(IPD)环行器，完成了多种微波芯片和MEMS环行器的系统级封装(SiP),将环行器紧凑集成在硅基T/R模组中。模组尺寸为12.0 mm×11.3 mm×2.0 mm。测试结果表明，在8～12 GHz频带内，模组接收通道增益为27 dB,接收通道噪声系数小于3.2 dB;发射通道增益为33 dB,饱和输出功率大于2 W。     

Applied NokotaTM电化学沉积系统助力先进芯片封装

应用材料公司日前宣布,面向晶圆级封装(WLP)产业推出Applied Nokota?电化学沉积(Electrochemical Deposition, ECD)系统,凭借优秀的电化学沉积性能、可靠性、晶圆保护能力、可扩展性,以及生产力,提供先进封装技术.在该系统的助力下,芯片制造商、外包装配和测试(OSAT)企业将可通过低成本、高效率的方式使用不同的晶圆级封装工艺,包括凸块/柱状、扇出、硅通孔(TSV)等等,满足日益增多的移动和高性能计算应用需求.     

2009年晶圆级封装趋势

专家认为,受持续增长的移动设备和汽车应用需求的驱动,晶圆级封装（WLP）将向I／O数更高和引脚节距更小的方向发展。2009年其他需要关注的WLP趋势还包括大功率和高精度精密器件、穿透硅通孔（TSV）、扇出和嵌入式闪存。     

硅基射频微系统三维异构集成技术

<正>南京电子器件研究所根据射频组件芯片化的发展趋势,在国内首先提出了硅基射频微系统架构,在203.2 mm(8英寸)硅晶圆上,建立起了TSV射频转接板的设计/工艺能力,通过基于TSV射频转接板的三维异构集成先进工艺技术,制备出硅基首款38 GHz异构集成收发芯片,研制出4层硅片堆叠集成的X波段硅基变频芯片,形成了1.0版本的射频微系统工艺规则和多用户流程能力。TSV尺寸(30:200)μm,可以支持4层硅片的圆片级堆叠。该工艺架构在DC-40 GHz的微波性能已通过了验证。     

基于异构集成技术的相控阵T/R组件微系统

基于硅基微电子机械系统(MEMS)工艺和三维异构集成技术,研制了一款硅基X波段2×2相控阵T/R组件.该组件采用收发一体多功能芯片方案,将所有器件封装于两层硅基中.其中上层硅基集成了低噪声放大器、功率放大器、开关、电源调制驱动器和PMOSFET等芯片,下层硅基集成了多功能芯片、串/并转换芯片以及逻辑运算芯片;两层硅基封装之间通过植球进行堆叠.最终样品尺寸仅为20 mm×20 mm×3 mm.实测结果显示,在8～ 12 GHz内,该T/R组件饱和输出功率约为29 dBm,接收增益约为21 dB,接收噪声系数小于3 dB,在具备优良射频性能的同时实现了组件的小型化.     

用芯片嵌入技术创新移动应用中的2D和3D封装结构

智能移动装置的高速发展正在驱动更先进芯片封装技术的开发,以满足多功能集成和小型化的要求。传统的解决方案,如多芯片模块,可能无法同时满足高密度和小型化需求。而先进的2.5D硅基板TSV解决方案成本太高,特别是,在对成本敏感的消费类市场中不能使用。在这两者之间,芯片嵌入式封装可能是一个理想的解决方案,它不但有较高互联密度,较小封装尺寸,也可以实现多芯片集成。本文着重讨论了主动芯片的嵌入技术:二维扇出封装和三维封装叠加。二维结构包括扇出晶圆级封装和多层板中芯片嵌入,前者基于晶圆形式,后者基于型板形式。不同流程的选择造成成本和成品率的差异,也造成芯片放置时间的先后。本文讨论了"Die-First"、"Die-Mid"和"Die-Last"流程的优劣势。主动(有源)芯片嵌入的三维叠加有着与二维芯片嵌入类似的优势,只是主动芯片嵌入封装体的上端可以另外叠加封装体,以实现真正的SiP结构。本文还讨论了芯片嵌入技术的发展、未来增长、可能的封装形式和将来的路线图。     

基于硅基堆叠SIP技术的超宽带T/R组件

传统的超宽带T/R组件采用的是两维砖块式结构,体积和重量已不适应目前小型化、低剖面、易共形的相控阵天线要求。文中提出的基于硅基堆叠系统级封装(SIP)技术,将四通道的射频芯片高度集成在硅基介质基板上,将多层介质基板厚金压合,实现多层堆叠的三维封装。通过采用芯片多功能集成技术和超宽带射频信号的垂直互连技术,设计出三维堆叠的四通道超宽带T/R组件。T/R组件带宽为6 GHz～18 GHz,单通道的发射功率优于23 dBm,接收增益优于20 dB,可实现6位数控衰减及6位数控移相,尺寸仅有13.0 mm×13.0 mm×3.4 mm。该技术可以实现多通道超宽带T/R组件的SIP封装,有利于工程应用。     

一种基于硅基MEMS三维异构集成技术的T/R组件

基于硅基微电子机械系统(MEMS)三维异构集成工艺,设计并制作了用于相控阵天线系统的三维堆叠式Ku波段双通道T/R组件。该组件由两层硅基结构通过球栅阵列(BGA)植球堆叠而成,上下两层硅基封装均采用5层硅片通过硅通孔(TSV)、晶圆级键合工艺实现。组件集成了六位数控移相、六位数控衰减、串转并、电源调制、逻辑控制等功能,最终组件尺寸仅为15 mm×8 mm×3.8 mm。测试结果表明,在Ku波段内,该组件发射通道饱和输出功率大于24 dBm,单通道发射增益大于20 dB,接收通道增益大于20 dB,噪声系数小于3.0 dB。该组件性能好,质量轻,体积小,加工精确度高,组装效率高。     

晶圆级芯片规模封装——微型表面贴装元器件

概述了美国国家半导体的晶圆级芯片规模封装技术——也就是微型表面贴装元器件(Mi-croSMD)。采用8I/O数、凸点节距为0.5mm封装论证此新型封装技术,该技术满足于低管脚数模拟和无线元器件。较高管脚数(多达48)产品扩展在各种范围的限定条件之内。论述了封装结构、工艺流程及封装可靠性,并阐述了板级组装工艺过程和互连可靠性。     

高集成度X波段1W单通道硅基三维集成器件

南京电子器件研究所基于自有的8寸硅基射频微系统工艺线,研制了一款工作在X波段输出功率1W的高集成度单通道硅基三维集成器件.该器件以高阻硅为原材料,结合TSV转接板、晶圆级键合、高密度RDL以及多层BGA POP等三维集成工艺技术,在8.5 mm × 8.5 mm × 3.0mm的体积内实现了GaAs多功能芯片、收发电源...     

带有TSV的硅基大功率LED封装技术研究

介绍了一种带有凹槽和硅通孔(through silicon via,TSV)的硅基制备以及晶圆级白光LED的封装方法。针对硅基大功率LED的封装结构建立了热传导模型,并通过有限元软件模拟分析了这种封装形式的散热效果。模拟结果显示,硅基封装满足LED芯片p-n结的温度要求。实验结合半导体制造工艺,在硅基板上完成了凹槽和通孔的制造,实现了LED芯片的有效封装。热阻测试仪测得硅基的热阻为1.068K/W。实验结果证明,这种方法有效实现了低热阻、低成本、高密度的LED芯片封装,是大功率LED封装发展的重要方向。     

MicrochiP采用WLCSP和T0-92封装扩展UNI／OEEPROM产品线

美国微芯科技公司近日宣布推出单I／O总线UNI／OEEPROM器件并且开始供货,除了采用3引脚SOT-23封装,还提供微型晶圆级芯片封装和TO-92封装。规格为0．85mm×1．38mm的晶圆级芯片封装（WLCSP）约为一颗裸片大小,并能支持使用标准拾放机械的制造流程。长引线的3引脚TO-92封装通常用于手工组装工序制造流程或直接安装于电缆组件。     

一种MEMS陀螺晶圆级真空封装工艺

为了提高MEMS陀螺的品质因数(Q值),提出了一种晶圆级真空封装工艺。先在陀螺盖帽晶圆上刻蚀出浅腔,然后在浅腔结构上制备钨(W)金属引线,再通过PECVD工艺淀积介质层,在介质层上制备钛/金(Ti/Au)键合环,最后将盖帽晶圆与制备好的结构晶圆完成金硅共晶键合,并利用吸气剂实现晶圆的长久真空封装。经测试,采用本方案的封装的气密性与金属层厚度紧密相关,调整合适的金属层厚度后可使真空泄漏速率小于2.0×10-12 Pa·m~3·s-1。此外,设计了一种特殊的浅腔阵列结构,该结构将金硅键合强度从小于20 MPa提升至大于26 MPa,同时可防止键合时液相合金向外溢流。对陀螺芯片的性能测试表明,该真空封装工艺简单有效,封装气密性良好,Q值高达168 540,满足设计指标要求。     

晶圆尺寸级封装器件的热应力及翘曲变形

晶圆尺寸级封装(WLCSP)器件的尺寸参数和材料参数都会对其可靠性产生影响。使用有限元分析软件MSCMarc,对EPS/APTOS生产的WLCSP器件在热循环条件下的热应力及翘曲变形情况进行了模拟,分析了器件中各个尺寸参数对其热应力及翘曲变形的影响。结果表明:芯片厚度、PCB厚度、BCB厚度和上焊盘高度对WLCSP的热应力影响较为明显。其中,当芯片厚度由0.25mm增加到0.60mm时,热应力增加了21.60MPa;WLCSP的翘曲变形主要受PCB厚度的影响,当PCB厚度由1.0mm增加到1.60mm时,最大翘曲量降低了20%。     

基于叠层SIW滤波器的高集成硅基毫米波收发前端

提出了一种基于硅基晶圆级封装技术的小型化Ka频段收发前端,实现了接收通道、发射通道与本振产生电路的一体集成。该收发前端采用嵌入叠层型基片集成波导(SIW)滤波器结构实现高选择性预选滤波与低损耗垂直互连过渡的一体化设计。测试结果表明,该Ka频段滤波器中心损耗1 dB,1 dB带宽4.02 GHz,中心频偏5 GHz处抑制度优于35 dB,仿真与测试结果吻合良好。在前端模组设计中,通过采用硅基微腔屏蔽实现紧凑尺寸下各功能单元的隔离,通过采用1/4波长短路传输线结构抑制电源、控制等低频信号对接收中频的干扰,最终实现了该毫米波收发前端的小型化集成,其尺寸仅为20 mm×20 mm×1.25 mm,主要电性能满足设计要求。     

日月光与华亚科技携手合作拓展系统级封装技术(SiP)

正半导体封装测试厂日月光半导体近日宣布与DRAM晶圆代工厂商华亚科技携手合作拓展系统级封装(SiP,System in Package)的技术制造能力。华亚科技将提供日月光2.5D晶片技术应用的硅中介层(silicon interposer)的硅晶圆生产制造服务,以扩展日月光现有封装产品线,此合作模式将结合华亚科技在前段晶圆的代工制造优势     

晶圆级树脂基低成本W波段封装天线微系统

面向W波段探测与通信系统的小型化、低成本应用需求,本文采用晶圆级树脂基扇出型封装工艺,通过对有源封装天线集成架构、互连传输结构和天线阵列进行设计与仿真,设计了一款工作频率为94 GHz的封装天线微系统。该封装天线微系统集成了4×4磁电偶极子阵列天线和16通道幅相多功能射频芯片。通过Ansys HFSS全波仿真,系统波束扫描范围在E面≥±30°,H面≥±40°,在7.1 mm×8.3 mm×1.2 mm封装尺寸内实现了封装天线等效全向辐射功率≥39.1 dBm。该封装天线微系统具备规模扩展能力,可广泛应用于探测、通信以及安检等领域。     

晶圆级多层堆叠技术

随着5G和人工智能等新型基础设施建设的不断推进,单纯通过缩小工艺尺寸、增加单芯片面积等方式带来的系统功能和性能提升已难以适应未来发展的需求。晶圆级多层堆叠技术作为能够突破单层芯片限制的先进集成技术成为实现系统性能、带宽和功耗等方面指标提升的重要备选方案之一。对目前已有的晶圆级多层堆叠技术及其封装过程进行了详细介绍;并对封装过程中的两项关键工艺,硅通孔工艺和晶圆键合与解键合工艺进行了分析;结合实际封装工艺对晶圆级多层堆叠过程中的可靠性管理进行了论述。在集成电路由二维展开至三维的发展过程中,晶圆级多层堆叠技术将起到至关重要的作用。