晶圆级多层堆叠技术

随着5G和人工智能等新型基础设施建设的不断推进,单纯通过缩小工艺尺寸、增加单芯片面积等方式带来的系统功能和性能提升已难以适应未来发展的需求。晶圆级多层堆叠技术作为能够突破单层芯片限制的先进集成技术成为实现系统性能、带宽和功耗等方面指标提升的重要备选方案之一。对目前已有的晶圆级多层堆叠技术及其封装过程进行了详细介绍;并对封装过程中的两项关键工艺,硅通孔工艺和晶圆键合与解键合工艺进行了分析;结合实际封装工艺对晶圆级多层堆叠过程中的可靠性管理进行了论述。在集成电路由二维展开至三维的发展过程中,晶圆级多层堆叠技术将起到至关重要的作用。     

应用于三维集成的晶圆级键合技术

随着芯片集成度的不断提高以及CMOS工艺复杂度的增加,集成电路的成本及性能方面的问题越来越突出,基于TSV技术的三维集成已成为研究热点,并很有可能是未来集成电路发展的方向.在三维集成中,键合技术为芯片堆叠提供电学连接和机械支撑,从而实现两层或多层芯片间电路的垂直互连.介绍了几种晶圆级三维集成键合技术的特点及研究现状.     

晶圆混合键合工艺优化研究

随着集成电路制造工艺技术的发展和不断进步,一种永久性晶圆键合技术可以在不需要光刻尺寸的进一步缩小而增加IC制造的复杂性的情况下使芯片平面尺寸大幅减小,今天已成为热门的研究方向.而且该晶圆键合工艺可以将图像传感器感光芯片与专用集成电路芯片连接起来,大幅降低信号衰减,从而提升产品性能.但是,在晶圆键合过程中,通常会发生键合...     

基于晶圆键合的MEMS圆片级封装研究综述

为提升微机电系统（MEMS）器件的性能及可靠性,MEMS圆片级封装技术已成为突破MEMS器件实用化瓶颈的关键,其中基于晶圆键合的MEMS圆片级封装由于封装温度低、封装结构及工艺自由度高、封装可靠性强而备受产学界关注。总结了MEMS圆片级封装的主要功能及分类,阐明了基于晶圆键合的MEMS圆片级封装技术的优势。依次对平面互连型和垂直互连型2类基于晶圆键合的MEMS圆片级封装的技术背景、封装策略、技术利弊、特点及局限性展开了综述。通过总结MEMS圆片级封装的现状,展望其未来的发展趋势。     

声表面波器件晶圆键合工艺研究

声表面波器件向小型化、集成化、更高性能方向发展,需要制作复合单晶薄膜和采用晶圆级封装。该文针对关键工艺中的晶圆键合工艺开展研究,提出工艺要求,简述有关键合工艺要求和设备特点,并进行了金属键合工艺验证。实验证明,设备和工艺能满足产品封装要求。     

晶圆叠层3D封装中晶圆键合技术的应用

论述了晶圆叠层3D封装中的典型工艺——晶圆键合技术,并从晶圆键合原理、工艺过程、键合方法、设备要求等方面对其进行了深入探讨;以期晶圆叠层3D封装能够应用到更加广泛的领域。     

3D互连中光刻与晶圆级键合技术面临的挑战,趋势及解决方案(英文)

目前,3D集成技术的优势正在扩展消费类电子产品的潜在应用进入批量市场。这些新技术也在推进着当前许多生产工艺中的一些封装技术包括光刻和晶圆键合成为可能。其中还需要涂胶,作图和蚀刻结构。探讨一些与三维互连相关的光刻技术的挑战。用于三维封装的晶圆键合技术将结合这些挑战和可用的解决方案及发展趋势一并介绍。此外还介绍了一种新的光刻设备,它可通过图形识别技术的辅助实现低于0.25μm的最终对准精度。对于采用光刻和晶圆级键合技术在三维互连中的挑战,趋势和解决方案及SUSS公司设备平台的整体介绍将根据工艺要求来描述。在这些技术中遇到的工艺问题将集中在晶圆键合和光刻工序方面重点讨论。     

武汉新芯与华天科技签署战略合作协议

武汉新芯集成电路制造有限公司(XMC)与天水华天科技股份有限公司签署战略合作协议。根据该协议,武汉新芯将与华天科技在集成电路先进制造、封装及测试等方面开展合作,共同建设中国集成电路产业链。晶圆级封装以及3D封装正成为半导体制造工业迅速成长的部分,该技术的不断发展要求晶圆制造厂与封测厂在整个制造过程中要进行更为紧密的合     

声表面波器件小型化技术发展概述

以EPCOS生产的声表面波(SAW)芯片级封装和晶圆级封装为例,介绍了声表面波器件小型化发展的趋势.着重介绍了声表器件芯片级封装技术发展的各个阶段器件的结构特点.详述采用倒装、贴膜和晶圆键合技术将声表面波器件的尺寸减至最小及后续声表面波器件组件化封装的趋势.     

3D-TSV封装技术

3D-TSV封装技术是实现多功能、高性能、高可靠且更轻、更薄、更小的系统级封装最有效的技术途径之一。3D-TSV封装关键技术包括:通孔制作、通孔薄膜淀积、磁控溅射、通孔填充、铜化学机械研磨、超薄晶圆减薄、芯片/晶圆叠层键合等。阐述了每种关键技术的工艺原理、技术特点、应用范围及发展前景,关键设备、关键材料以及TSV在三维封装技术中的应用。     

金锡键合在薄膜体声波滤波器晶圆级封装中的研究

薄膜体声波滤波器(FBAR)作为一种无源、体积小和耐功率高的器件,被广泛应用于射频信号处理中。晶圆级气密封装作为小型化封装的代表,在各种高可靠性应用场景中占据重要地位。金-金键合和金-锡键合被广泛应用于薄膜体声波滤波器的气密性晶圆级封装中,但金-锡键合在工艺上更易实现。该文针对金-锡键合在气密性晶圆级封装中的应用进行了研究,在保证键合强度的情况下制作了3 GHz滤波器样品,其性能测试一致性良好,可靠性达到要求。     

江苏省集成电路封装业 技术水平与国际主流同步

<正>"十一五"期间,江苏省集成电路封装技术创新能力显著提高,承担国家科技重大专项"极大规模集成电路制造装备及成套工艺"(02专项)等重大科技项目60多项,全面掌握了晶圆级芯片尺寸封装技术(WL-CSP)、硅通孔技术(TSV)、系统级封装技术(SiP)等当今世界三大主流封装技术,技术水平与国际主流同步发展。     

在图像传感器和存储产品中应用硅通孔工艺的300mm光刻与键合技术

三维集成的技术优势正在延伸到大量销售的诸如消费类电子设备潜在应用的产品领域。这些新技术也在推进着当前许多生产工艺的包封能力,其中包括光刻工艺和晶圆键合。〉还需要涂胶．形成图形和刻蚀图形结构。研究了一些用于三维封装的光刻和晶圆键合技术问题并将叙述全部的挑战和适用的解决方案。技术方面的处理结果将通过晶圆键合和光刻工序一起讨论。     

功率器件封装工艺中的铝条带键合技术

文章回顾了功率器件封装工艺中几种常见的互连方式,主要介绍了铝条带键合技术在功率器件封装工艺中的主要优点,特别是它应用在小封装尺寸的功率器件中。铝条带的几何形状在一定程度上降低了它在水平方向的灵活性,但却增加了它在垂直方向上的灵活性。铝条带垂直方向的灵活性可以让我们使用最少的铝条带条数来达到功率器件键合的要求。也由于几何形状的不同,铝条带键合具有一些不同于铝线键合的特点,但它对粘片工艺、引线框架和包封工艺的要求与粗铝线键合极其相似,可以与现有的粗铝线键合工艺相兼容,不需要工艺和封装形式的重新设计。     

2004年IC封装业的技术发展趋向

总部设在新加坡的品圆封装代工公司IPAC表示，在2004年要加强集成电路的晶圆级封装(WLP)的业务，引进先进技术和提供包括晶圆凸点、整合、测试等服务。IPAC将使用先进互连解决方案(AIS)公司拥有的专利技术TCSP制程。TCSP是纯芯片级封装制程的简称，它的封装尺寸等于芯片级尺寸，而且大部分封装制程在晶圆加工阶段完成，使每块芯片的封装成本显著降低。     

基于混合电极两步键合工艺的阳极键合研究

提出了一种基于新型混合电极的两步键合工艺。阳极键合工艺是在自行设计的多功能键合系统中完成,分析了不同电极配置对键合时间,键合强度以及键合界面的影响,并详细分析了键合界面和键合强度。借助于新型混合电极结构,能够在15-20min内实现无气泡晶圆级阳极键合,其键合强度高于10MPa。 以上结果表明,该种键合方法有非常好的应用价值,能应用于绝大多数晶圆级MEMS封装。     

Brewer Science将在SEMICOM China展出最新晶圆级封装技术

<正>Brewer Science(展位号:2635)将特别展示其晶圆级封装产品组合以满足参观者对背面处理需求,包括最新一代的解键合材料——"Gen 4",专为激光释放设计。Brewer Science在半导体和微电子设备、材料创新及晶圆制造工艺方面为全球技术领先者。Brewer Science凭借其创新的键合和解键合技术变革晶圆级封装,并引领半导体行业超过36年。Brewer Science经过验证的晶圆临时键合方     

晶圆级CSP技术的发展展望

简要阐述了集成电路的封装的发展趋势,对晶圆级CSP封装的现状和未来进行了简要论述。     

用于3D集成中的晶圆和芯片键合技术(英文)

3D集成技术包括晶圆级、芯片与晶圆、芯片与芯片工艺流程,通过器件的垂直堆叠得到其性能的提升,并不依赖于基板的尺寸和技术。所有的报道均是传输速度提高,功耗降低,性能更好及更小的外形因素等优势使得这种技术的名气大振。选择晶圆或芯片级集成的决定应基于几个关键因素的考虑。对于不同种类CMOS、非CMOS器件间的集成,芯片尺寸不匹配引发了衬底的变化(如300mm对150mm).芯片与晶圆或芯片与芯片的堆叠也许是唯一的选择。另外,当芯片的成品率明显地不同于晶圆与晶圆键合方法时,在堆叠的晶圆中难以使确认好芯片的量达到最大。在这种情况下,应将一枚或两枚晶圆划切成小芯片并仅将合格的芯片垂直地集成。只要适当地采用晶圆与晶圆键合工艺便可实现高成品率器件同类集成。晶圆间键合具有最高的生产效率,工艺流程简便及最小的成本。满足选择晶圆级或芯片级工艺总的工艺解决方案应结合对准和键合细节来考虑决定最终的设备选择和工艺特性。所有这些工艺的论证证实对于多数产品的制造3D集成是可行的,而且有些也已成为生产的主流。     

低应力PECVD SiC晶圆级薄膜封装新技术

为了解决MEMS封装过程中易对微致动件造成损伤的问题,提出了一种低成本、与CMOS工艺兼容的晶圆级薄膜封装技术,用等离子体增强化学气相淀积(PECVD)法制备的低应力SiC作为封装和密封材料。此材料的杨氏模量为460 GPa,残余应力为65 MPa,可使MEMS器件悬浮时封装部位不变形。与GaAs,Si半导体材料相比,SiC具有较佳的物理稳定性,较高的杨氏模量等性能优势。将PECVD薄膜封装技术用于表面微结构和绝缘膜上Si(SOI)微结构部件(如射频开关、微加速度计等)封装中,不仅减小了封装尺寸,降低了芯片厚度,简化了封装工艺,而且封装芯片还与CMOS工艺兼容。较之晶圆键合封装方式,此晶圆级薄膜封装成本可降低5%左右。