晶圆低温直接键合技术研究进展

晶圆低温直接键合技术与传统键合方式相比具有对晶片及器件损伤小、无中介层污染、无需外部电场辅助等优势,在功率型半导体光电及电力电子器件、大功率固体激光器、MEMS、光电集成等领域具有巨大的应用潜力.文章从低温直接键合技术的发展历程入手,重点介绍了湿法疏水键合、湿法亲水键合和等离子体活化键合的物理化学机制.系统阐述了低温直接键合的工艺流程和键合强度的表征方法,探讨了低温直接键合的技术发展趋势,并对低温直接键合工艺的改善和创新应用拓展进行了展望.     

基于混合气体活化的硅基钽酸锂晶圆键合研究

集成在硅基衬底上的钽酸锂薄膜在新型声学器件上具有重要应用，等离子体活化键合是其主要的集成方式，相关研究报道众多但仍缺乏对等离子体活化工艺的深入研究。本文研究了LT和Si衬底晶圆在不同活化气氛、频率和时间下的亲水性接触角变化情况，探索了一套可以显著提高键合强度的活化参数。研究结果发现，对晶圆表面采用N₂加O₂混合活化60 s后，LT和Si衬底晶圆亲水性接触角达到最小值，分别为4.244°和3.859°。键合后用SEM扫描了样片的横截面，发现键合质量良好。最后对比了用O₂、N₂和Ar活化60 s,以及N₂加O₂混合活化60 s后键合片的键合强度，发现混合气体活化后键合强度最大，达到了9.05 MPa。     

基于氧等离子体活化的硅硅直接键合工艺研究

基于氧等离子体活化的硅硅直接键合是一种新型的低温直接键合技术。为了优化工艺参数,得到高质量的键合硅片,选用正交试验法,研究了氧等离子体活化时间、活化功率、氧气流量三个重要的工艺参数对键合的影响,并采用键合率评估键合质量。研究结果表明,活化功率对键合率的影响最大,氧气流量次之,活化时间对结果影响最小,据此结论,在上述工艺中需重点关注活化功率和氧气流量的参数选择。     

采用约束性逐级低温退火实现碳化硅与硅的低应力异质键合

基于直接键合方法,通过约束性逐级低温退火实现了碳化硅与硅的低应力异质键合,得到了翘曲度小于5μm、平均应力约32 MPa、键合完整性极高的6英寸(1英寸=2.54 cm)晶圆。通过水接触角测试、红外图像检测、翘曲度和应力测试、扫描电子显微镜(SEM)、能量色散谱仪(EDS)等分析了键合结果,并采用“刀片法”测试其键合面的键合能。键合完成的晶圆具有键合完整性高、键合强度强、晶圆应力小等特点。通过对比晶圆表面材料、退火温度、退火方式等相关的实验结果,对该低应力异质键合技术的工艺原理进行了解释。该技术路线对Si和SiC的三维集成有重要意义,且该方法可以推广用于更多种类材料的低应力异质键合。     

晶圆键合技术在LED应用中的研究进展

简要介绍了晶圆键合技术在发光二极管(LED)应用中的研究背景,分别论述了常用的黏合剂键合技术、金属键合技术和直接键合技术在高亮度垂直LED制备中的研究现状,包括它们的材料组成和作用、工艺步骤和参数以及优缺点.其中,黏合剂键合是一种低温键合技术,且易于应用、成本低、引入应力小,但可靠性较差;金属键合技术能提供高热导、高电导的稳定键合界面,与后续工艺兼容性好,但键合温度高,引入应力大,易造成晶圆损伤;表面活化直接键合技术能实现室温键合,降低由于不同材料间热失配带来的负面影响,但键合良率有待提高.     

用于聚合物基微流体MEMS的等离子体活性晶圆键合技术

Lab-on-chip或μ-TAS(micro-totalanalysissystems)结合流体处理、检测及数据分析,是一种便携式的低成本高效器件。在微流体应用中,聚合物具有比硅或玻璃器件更明显的优势,它包括:宽泛的材料选择性,成本低、效率高,使用任意性,生物兼容性,抗化学品和工艺灵活性。为了实现采用这类材料制备小型集成化系统,我们发展了新的制备与封装技术。这项工作着眼于运用等离子体活化低温直接键合技术实现纳/微结构聚合物在低温条件下进行封装。由纳米压印光刻制作的纳/微结构的聚合物器件,可能是异质(聚合物与玻璃或硅)或同质(聚合物与聚合物)键合。为了改进键合材料的物理和化学熔合,键合工序通常在接近聚合物的玻璃化转变温度的高温下进行。但遗憾的是,高温损伤了微细图形,特别是对于高深宽比结构。在EVG810LT 等离子体反应室里,我们采用软射频频率等离子体表面处理,来进行聚合物的等离子体活化,它能在不改变聚合物体特性的前提下清洗和活化聚合物顶层。最终结果是,在EVG501晶圆键合机上,两个活化的表面在低温下通过施加一个适中的、均匀的接触压力而连接在一起,保证了空腔密封并防止了小结构的破坏和变形。键合工艺条件为:真空条件为从大气到200~1000Pa、接触压力为2～5kN、温度从室温到80℃。RR     

面向三维集成应用的Cu/SiO2晶圆级混合键合技术研究进展

Cu/SiO₂混合键合技术被认为是实现芯片三维集成和高密度电学互连的理想方案,但由于其需兼顾介质和金属两种材料的键合,目前鲜有自主开发且工艺简单、成本低廉的混合键合方案的报道。文章归纳了现有的晶圆级键合技术,包括直接键合、活化键合以及金属固液互扩散键合,分析了其应用于混合键合技术的可能性。进一步总结了近年来部分Cu/SiO₂混合键合技术的研究进展,从原理上剖析该工艺得以实现的关键,为国内半导体行业占领此高端领域提供一定的参考。     

3D互连中光刻与晶圆级键合技术面临的挑战,趋势及解决方案(英文)

目前,3D集成技术的优势正在扩展消费类电子产品的潜在应用进入批量市场。这些新技术也在推进着当前许多生产工艺中的一些封装技术包括光刻和晶圆键合成为可能。其中还需要涂胶,作图和蚀刻结构。探讨一些与三维互连相关的光刻技术的挑战。用于三维封装的晶圆键合技术将结合这些挑战和可用的解决方案及发展趋势一并介绍。此外还介绍了一种新的光刻设备,它可通过图形识别技术的辅助实现低于0.25μm的最终对准精度。对于采用光刻和晶圆级键合技术在三维互连中的挑战,趋势和解决方案及SUSS公司设备平台的整体介绍将根据工艺要求来描述。在这些技术中遇到的工艺问题将集中在晶圆键合和光刻工序方面重点讨论。     

在图像传感器和存储产品中应用硅通孔工艺的300mm光刻与键合技术

三维集成的技术优势正在延伸到大量销售的诸如消费类电子设备潜在应用的产品领域。这些新技术也在推进着当前许多生产工艺的包封能力,其中包括光刻工艺和晶圆键合。〉还需要涂胶．形成图形和刻蚀图形结构。研究了一些用于三维封装的光刻和晶圆键合技术问题并将叙述全部的挑战和适用的解决方案。技术方面的处理结果将通过晶圆键合和光刻工序一起讨论。     

GaAs/Si晶圆片键合偏差及影响因素研究

针对化合物半导体与Si基晶圆异质集成中的热失配问题,利用有限元分析方法开展GaAs半导体与Si晶片键合匹配偏差及影响因素研究,建立了101.6 mm(4英寸)GaAs/Si晶圆片键合匹配偏差评估的三维仿真模型,研究了不同键合结构和工艺对GaAs/Si晶圆级键合匹配的影响,系统分析了键合温度、键合压力、键合介质厚度及摩擦...     

新产品

3D集成技术 直接键合互连（DBI）技术能可靠、可重复、低成本地实现晶圆与晶圆、芯片与晶圆的键合,而不需要可能降低成品率并增加工艺成本的高温压缩技术。这种键合技术将使得3DIC集成成为主流技术。DBI将镍镀到减薄工艺后暴露出来的钨或铜TSV,或后道的金属铝或铜的上面,提供了足够的平整度,获得牢固可靠的键合。     

基于湿法表面活化处理的InP/SOI晶片键合技术

为了实现集成硅基光源,研究了基于湿法表面处理的InP/SOI直接键合技术。采用稀释的HF溶液对InP晶片进行表面活化处理,同时采用Piranha溶液对SOI晶片进行表面活化处理,实现了二者的低温直接键合。分别采用刀片嵌入法和划痕测试仪对样品的键合强度进行了定性及定量分析。同时,采用超声波扫描显微镜及扫描电子显微镜对键合界面的缺陷信息及键合截面的微观特性进行了评估。分析结果表明:提出的键合工艺可以获得较好的键合效果。     

基于低温键合技术制备SOI材料

通过N+等离子体对Si片以及SiO2片表面活化,进行直接键合,研究了键合强度与退火温度的关系.研究结果表明退火温度从100℃升高到300℃的过程中,键合强度明显加强;高于300℃,键合强度略有增加,但不明显.结合N+等离子体处理技术和Smart-Cut技术制备出SOI结构,顶层硅缺陷密度表征表明在500℃退火后可得到较好的缺陷密度.该研究结果提供了一种SOI低温技术.     

基于低温键合技术制备SOI材料

通过N 等离子体对Si片以及SiO2片表面活化,进行直接键合,研究了键合强度与退火温度的关系.研究结果表明退火温度从100℃升高到300℃的过程中,键合强度明显加强;高于300℃,键合强度略有增加,但不明显.结合N 等离子体处理技术和Smart-Cut技术制备出SOI结构,顶层硅缺陷密度表征表明在500℃退火后可得到较好的缺陷密度.该研究结果提供了一种SOI低温技术.     

应用于三维集成的晶圆级键合技术

随着芯片集成度的不断提高以及CMOS工艺复杂度的增加,集成电路的成本及性能方面的问题越来越突出,基于TSV技术的三维集成已成为研究热点,并很有可能是未来集成电路发展的方向.在三维集成中,键合技术为芯片堆叠提供电学连接和机械支撑,从而实现两层或多层芯片间电路的垂直互连.介绍了几种晶圆级三维集成键合技术的特点及研究现状.     

基于低温键合技术制备SOI材料

通过N+等离子体对Si片以及SiO2片表面活化，进行直接键合，研究了键合强度与退火温度的关系.研究结果表明退火温度从100℃升高到300℃的过程中，键合强度明显加强；高于300℃，键合强度略有增加，但不明显. 结合N+等离子体处理技术和Smart-Cut技术制备出SOI结构，顶层硅缺陷密度表征表明在500℃退火后可得到较好的缺陷密度. 该研究结果提供了一种SOI低温技术.     

SUSS MicroTec与Thin Materials合作,提供临时键合方案,用于三维封装

SUSS MicroTec是领先的半导体微结构应用工艺和测试方案提供商。Thin Materials是一家半导体工艺开发公司。日前两家公司宣布将合作提供临时键合方案,用于新兴三维集成和封装技术所需的高难度薄晶圆片处理工艺。该合作将有助于SUSSMicroTec在临时键合和薄晶圆片处理方面提供综合解决方案。     

晶圆级多层堆叠技术

随着5G和人工智能等新型基础设施建设的不断推进,单纯通过缩小工艺尺寸、增加单芯片面积等方式带来的系统功能和性能提升已难以适应未来发展的需求。晶圆级多层堆叠技术作为能够突破单层芯片限制的先进集成技术成为实现系统性能、带宽和功耗等方面指标提升的重要备选方案之一。对目前已有的晶圆级多层堆叠技术及其封装过程进行了详细介绍;并对封装过程中的两项关键工艺,硅通孔工艺和晶圆键合与解键合工艺进行了分析;结合实际封装工艺对晶圆级多层堆叠过程中的可靠性管理进行了论述。在集成电路由二维展开至三维的发展过程中,晶圆级多层堆叠技术将起到至关重要的作用。     

InP/Si键合技术研究进展

InP材料及其器件的研制是近年来研究热点之一,而键合技术又是光电子集成研究领域内一项新的制作工艺。利用键合技术结合离子注入技术可以InP薄膜及器件集成到Si衬底上,改善机械强度,降低成本,具有非常诱人的应用前景。概括地介绍了近年来InP在Si上的键合工艺及层转移技术研究进展,并对InP和Si的几种键合工艺进行了分析。降低InP和Si键合温度,进行低温键合是其发展趋势。比较几种键合技术,利用等离子活化辅助键合是降低键合温度的有效途径。     

表面翘曲度对晶圆直接键合的影响

根据薄板弯曲理论,推导出晶圆表面翘曲度及夹具形状影响晶圆直接键合的理论公式,很好地解释了晶圆材料性质及尺寸大小对直接键合的影响.利用理论公式比较了晶圆在外压力和无外压力作用下翘曲度对晶圆直接键合的不同影响,结果表明晶圆键合后的形状由晶圆的初始形状及键合所用的夹具决定.最后应用有限元进行了仿真分析,仿真结果表明,晶圆存在一定翘曲度时施加合适的外压力将有助于晶圆的直接键合.