SOI数模混合集成电路的串扰特性分析

采用二维TMA Medici模拟软件对SOI结构的串扰特性进行了分析.模拟发现随着频率的增加,SOI的埋氧化物对串扰噪声几乎不起隔离作用,同时,连接SOI结构的背衬底可以在很大程度上减小串扰的影响.还对减少串扰的沟槽隔离工艺、保护环及差分结构的有效性进行了比较分析,对一些外部寄生参数对串扰的影响也进行了研究.并给出了SOI结构厚膜和薄膜结构体掺杂浓度对噪声耦合的影响,所得到的结果对设计低噪声耦合的SOI数模混合集成电路具有指导性的作用.     

CMOS混合信号集成电路中的串扰效应

论述了混合信号集成电路中的串扰效应及其对电路本身的影响,重点讨论了在重掺杂衬底中数字干扰对模拟器件的影响,并给出了数字噪声注入等效电路.同时从制造工艺和设计技术方面讨论了降低串扰效应的方法.     

混合电路串扰和衬底耦合噪声的优化分析

现代电子系统既要处理数字信号又要处理模拟信号。越来越多的应用要求把数字电路和模拟电路集成在同一芯片上。数字电路追求的是高速度,而模拟电路对精度要求又很高。在数模混合电路中,串扰噪声是影响数字电路的主要噪声,而数字电路产生的噪声会通过衬底耦合到模拟电路,影响模拟电路关键器件的衬底电位,导致模拟电路的特性变坏,甚至使模拟电路不能正常工作;随着芯片特征尺寸的缩小和工作频率的提高,噪声干扰成为数模混合电路设计时必须考虑的一个关键问题。     

“数模混合集成电路”课程研究生教学实践研究

"数模混合集成电路"是微电子学科硕士生一门重要的必修专业课。本文结合多年的教学实践经验,针对该课程的特点,提出在教学内容方面注意兼顾深度和广度、以模拟为中心等原则;在教学方法上,采取教学对象细分,理论结合工程实践以及分析与设计并重等思路,取得了良好的教学效果和课堂评价。     

集成电路互连线串扰的模型与分析

针对集成电路中互连线之间的串扰问题,建立了一个基于电阻和电容的串扰分析模型,给出了干扰信号为线性倾斜信号时串扰的时域响应公式,并得出了串扰峰值的估算公式,明确了干扰信号上升沿对串扰的影响。利用该公式,能对全局互连性能的影响做出正确的估计,在互连布局前预先进行路由规划和资源选择。     

大规模集成电路互连线的串扰估计

建立了一个基于电阻和电容的串扰分析模型,给出了干扰信号为线性倾斜信号时串扰的时域响应公式,得出了串扰峰值的估计公式,明确了干扰信号上升沿、互连线的电阻和耦合电容等对串扰的影响,并且利用Hyperlynx软件包进行仿真,仿真结果证明了理论分析的正确性.     

VXI数模混合集成电路测试系统

1、简介《VXI数模混合集成电路测试系统》的开发,对于集成电路设计验证、集成电路测试都有着极其重要的意义。VXI总线测试系统由于其开放性、可扩展性及模块化结构使其应用广泛。该项目带动了国内集成电路     

用电光采样法研究GaAs集成电路中微带线的电场串扰问题

采用静态有限差分法对GaAs集成电路微带电极的串扰进行理论计算并与内部电光采样的实际测量结果进行对比分析。结果表明,当激活电极的宽度为5μm,两电极的距离是10μm时,串扰的实际测量值为40％左右,差分计算的结果为46％。     

边界元法在数模混合集成电路衬底耦合参数提取中的应用

把边界元方法运用到数模混合集成电路衬底耦合电阻参数的提取.求出了满足衬底边界条件的格林函数,而不是采用三维自由空间的格林函数,从而使需离散的边界仅仅是衬底表面的端口区.在计算阻抗元素时,利用基于快速富立叶变换(FFT)的离散余弦变换(DCT)使计算速度大大提高.和有限差分法相比,精度差不多而计算速度提高一个数量级以上.计算精度比Wemple采用解析方法计算有很大的提高     

串扰噪声及串扰噪声模型的分析

随着集成电路设计到达深亚微米领域,互连线间的串扰噪声影响越来越大,日益成为与功耗、速度、面积等一样重要的影响因素,目前已发展出多个精确度和时间复杂度不同的串扰噪声模型.本文在对串扰噪声和现有串扰噪声模型深入理解的基础上,提出了三个新的串扰噪声模型,并将它们与现有的串扰噪声模型进行分析比较,指出它们各自的优缺点及适用范围,从而为选择高精确度、良好一致性、时间复杂度低的模型提供参考.     

一种集成控制模块的微波SOI SPDT开关

采用0.18 mm CMOS SOI 工艺设计制作了一种集成控制模块的微波单刀双掷开关。开关控制模块包含了低压差线性稳压器和负电压电荷泵,低压差线性稳压器将外部供电高电压转换为开关电路低电压,负电压电荷泵产生一个负压,用以改善开关的性能。制作的SOI 开关具有良好的性能,芯片测试表明,开关导通状态下从DC 到9 GHz 范围内插损小于1.7 dB,关断状态下隔离度大于28.5 dB,回波损耗小于-15 dB,开关开启时间为1.06 ms。芯片的尺寸为0.87 mm′1.08 mm。     

适用于数模混合集成的SOI MOSFET的失真分析

本文较为详细地分析了SOIMOSFET的失真行为 .利用幂级数方法对不同结构包括部分耗尽PD、全耗尽FD和体接触BC的SOI器件的谐波失真进行了对比性的实验研究 .同时 ,在实验分析的基础上提出了描述失真行为的连续的SOIMOSFET失真模型 .该模型通过引入平滑函数和主要的影响失真的物理机制 ,使得模拟计算结果能够与实验结果较好的吻合 .本文所得到的结果可用于低失真的数模混合电路的设计 ,并对低失真电路的优化提供指导方向 .     

颇具竞争力的SOI硅集成技术

主要讨论了SOI集成技术及其发展前景,介绍了SOI技术在VLSI应用方面 的优越性以及在微电子领域中的广泛应用。     

SOI CMOS模拟集成电路发展概述

从SOI CMOS模拟集成电路(IC)中存在的关键问题——浮体效应——及其影响出发，介绍了在解决浮体效应以后，已实现的有代表性的模拟集成电路的发展状况。特别指出了SOI CMOS在实现RF电路及SOC芯片中的优点。     

Fully-Depleted SOI CMOS Technology for Low-Voltage Low-Power Mixed Digital/Analog/Microwave Circuits

This paper demonstrates that fully-depleted (FD) silicon-on-insulator (SOI) technology offers unique opportunities in the field of low-voltage, low-power CMOS circuits. Beside the well-known reduction of parasitic capacitances due to dielectric isolation, FD SOI MOSFETs indeed exhibit near-ideal body factor, subthreshold slope and current drive. These assets are both theoretically and experimentally investigated. Original circuit studies then show how a basic FD SOI CMOS process allows for the mixed fabrication and operation under low supply voltage of analog, digital and microwave components with properties significantly superior to those obtained on bulk CMOS. Experimental circuit realizations support the analysis.     

深亚微米薄膜CMOS／SOI电路的集成器件线路模拟

开发了适用于薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的集成器件线路模拟软件，该模拟软件采用集成数值模型，将薄膜ＳＯＩ器件的数值模拟与电路模拟有机地结合在一起，实现了薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的精确数值模拟，利用这一软件较为详细地分析了硅层厚度为５０￣４００ｎｍ、沟道长度为０．１５￣１．０ｕｍ的ＣＭＯＳ／ＳＯＩ环形振荡器电路，使我们对深亚微米薄膜ＣＭＯＳ／ＳＯＩ环振的特性及工作机理了较     

提高SOI器件和电路性能的研究

在分析SOI器件的浮体效应、击穿特性、背栅阈值、边缘漏电、ESD及抗辐照特性的基础上，提出了提高SOI器件和电路性能的技术途径. 体接触是防止浮体效应的最好方法；正沟道和背沟道的BF2/B离子注入可以分别满足阈值和防止背栅开启的需要；SOI器件栅电极的选取严重影响器件的性能； 源区的浅结有助于减小寄生npn双极晶体管的电流增益；而自对准硅化物技术为SOI器件优良特性的展现发挥了重要作用. 研究发现，采用综合加固技术的nMOS器件，抗总剂量的水平可达1E6rad(Si).     

适于器件及电路分析的全耗尽短沟道LDD／LDSSOI MOSFET器件模型

本文系统描述了全耗尽短沟道ＬＤＤ／ＬＤＳＳＯＩＭＯＳＦＥＴ器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽ＳＯＩＭＯＳＦＥＴ模型，文中着重分析了器件进入饱和区后出现的沟道长度调制效应，及由于ＬＤＤ／ＬＤＳ区的存在对本征ＭＯＳ器件电流特性的影响。