AES中有限域运算的优化及算法高速实现

介绍有限域的概念及Rijndael算法的结构,详细分析了算法中基于加法、乘法的运算过程,为使运算更适合在FPGA平台实线,可使用一些技巧达到优化目的.详细阐述了使用FPGA高速实现运算关键部分的设计思路.针对FPGA设计中对速度与面积两项指标的不同要求,给出了两种设计方案.最后,给出算法在FPGA实现方式下的性能比较.     

类AES分组密码统一框架及其FPGA实现

通过将AES算法模块化、运算一般化,给出了类AES算法的统一框架。在此框架下不仅可以同时实现AES的加密、解密,而且可以通过外部参数动态设定分组算法,使得密码算法的使用更加灵活、安全。给出了算法的FPGA实现。结果表明设计方案可行,速度较高。     

基于FPGA的信号互相关运算器研究

本文采用ALTERA公司FPGA作为算法处理器件,实现了互相关算法,取得了很好的效果。本文根据相关算法的运算原理并考虑了模块与外部的交互性,在FPGA中配置设计了互相关运算模块、并串转换模块以及双口RAM等4个模块。详细介绍了各个模块的功能,并给出仿真分析图。     

线性规划在椭圆曲线密码系统中的应用

提高椭圆曲线上点加运算的速度在整个基于FPGA设计的椭圆曲线密码应用系统实现中极为关键。在对已有的几种投影坐标系下的点加运算进行分析比较的基础上,提出了一种适合于FPGA设计实现的椭圆曲线上的点加运算方案。同时结合椭圆曲线密码系统具体约束给出了整数线性规划算法,并将该算法应用干曲线点加算法的并行优化处理。试验结果表明,优化后的投影坐标下的点加运算较原来的算法在速度上提高了22％。     

基于FPGA的开方运算实现

开方运算作为数字信号处理(DSP)领域内的一种基本运算,其基于现场可编程门列阵(FPGA)的工程实现具有较高的难度.本文分析比较了实现开方运算的牛顿-莱福森算法、逐次逼近算法、非冗余开方算法3种算法,并给出了基于FPGA的开方器的实现方法,同时对逐次逼近算法、非冗余开方算法和IP_core的性价比进行了分析比较.     

流水线CORDIC算法的FPGA实现

从CORDIC算法的基本原理出发,讨论其工作过程以及旋转角的覆盖范围,在此基础上,给出了具有流水线结构的FPGA实现结构以及增益因子的大小与流水线级数的确定关系,给出了VHDL实现算法,经程序设计与Quartus6.0调试与仿真,结果表明采用FPGA实现的CORDIC算法具有较好的运算精度。     

基于FPGA的新型谐波分析仪设计

给出一种基于FPGA的新型谐波分析仪的设计方案。在该方案中,采用FPGA实现快速的FFT运算,使用实时操作系统结合Ethernet芯片实现TCP/IP协议直接接入局域网,并给出实际的设计实现。     

基于FPGA的内积算法优化

针对在FPGA中直接运用分布式算法实现内积运算时,内积运算的系数大小、存储资源、运算速度难于达到最佳配置的问题,从算法、存储规模、查表速度三个方面进行了详细的分析和讨论,并给出了相应的优化和改进措施。     

DES算法原理及其FPGA实现

DES(数据加密标准)是最常用的加密算法之一,自诞生至今一直被广泛应用于各个行业领域.为了深刻理解DES算法的运算过程和实现方法,在详细讨论F函数和S盒这两个关键因素的基础上,利用Minx公司的综合开发工具ISE和Spartan3 E FPGA等工具,设计了FPGA与PC机的申口通讯,完成了DES算法在FPGA中的正确实现,并采用软件仿真和硬件实现得出了实验结果,给出了DES算法在FPGA中的资源利用情况.通过实验结果和资源利用率验证了DES算法的功能及其在低端FPGA上的实用性.     

基于VHDL的浮点算法研究

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.     

基于智能卡的素数域椭圆曲线密码的快速实现

椭圆曲线密码相比其它公钥密码,有密钥短的特点,尤其适合在智能卡等资源受限的条件下使用。文章指出了在智能卡平台上选择素数域为基域实现椭圆曲线密码的原因。并详细分析了椭圆曲线密码实现过程中的各个环节,包括标量乘法运算、点加/倍点运算和基域运算,指出了各个环节的优化措施。最后给出了素数域椭圆曲线签名算法在智能卡上实现的实验数据,实验结果证明文中采用的实现方法是高效的。     

Implementation of Cryptosystems Based on Tate Pairing

Tate pairings over elliptic curves are important in cryptography since they can be used to construct efficient identity-based cryptosystems, and their implementation dominantly determines the efficiencies of the cryptosystems. In this paper, the implementation of a cryptosystem is provided based on the Tate pairing over a supersingular elliptic curve of MOV degree 3. The implementation is primarily designed to re-use low-level codes developed in implementation of usual elliptic curve cryptosystems. The paper studies how to construct the underlying ground field and its extension to accelerate the finite field arithmetic, and presents a technique to speedup the time-consuming powering in the Tate pairing algorithm.     

Grid implementation of the Apriori algorithm

The paper presents the implementation of an association rules discovery data mining task using Grid technologies. For the mining task we are using the Apriori algorithm on top of the Globus toolkit. The case study presents the design and integration of the data mining algorithm with the Globus services. The paper compares the Grid version with related work in the field and we outline the conclusions and future work.     

基于错误注入技术的协议实现鲁棒性测试体系结构

网络协议处于Internet的核心地位。对协议实现的测试是协议工程中研究的热点。论文首先给出了协议实现的鲁棒性定义,并介绍了错误注入技术;然后通过详细分析协议鲁棒性测试要测试的内容,最后得出了适于鲁棒性测试的体系结构。     

信息系统安全风险评估研究

本文阐述了信息系统风险评估的概念和实施过程,介绍了信息安全风险评估领域的最新发展趋势,探讨了安全风险评估需进一步研究的方向。     

用表驱动算法在GCC中优化实现指数函数

科学计算中的许多领域都需要快速而精确地计算超越函数,即exp、log、sin、tan等此类函数。本文采用表驱动算法,结合IA-64体系结构特点,在GCC中优化实现了指数函数（exp）,提高了GCC编译器在IA-64系统上的浮点性能,为在IA-64和其它平台上高效实现所有超越函数打下了基础。     

容错CORBA的Benchmark测试研究

以容错CORBA实现的ftbus为测试对象，提出了一个容错CORBA的Benchmark测试的设计方案，涉及一个金融领域的银行应用场景和一个Benchmark测试框架，与此同时，给出了两个性能度量指标，并对每个指标进行了分析。     

Low-Latency Elliptic Curve Scalar Multiplication

This paper presents a low-latency algorithm designed for parallel computer architectures to compute the scalar multiplication of elliptic curve points based on approaches from cryptographic side-channel analysis. A graphics processing unit implementation using a standardized elliptic curve over a 224-bit prime field, complying with the new 112-bit security level, computes the scalar multiplication in 1.9?ms on the NVIDIA GTX 500 architecture family. The presented methods and implementation considerations can be applied to any parallel 32-bit architecture.     

基于FPGA快速AES算法IP核的设计与实现

用硬件实现数据加密过程比软件实现更具有优势,已成为信息安全的主流方向。数据传输速度则是加密系统的一个重要指标。文章基于FPGA采用流水线技术和优化设计,提出了一种更高效的AES算法IP核的设计方法。在使用较低时钟频率的情况下,获得了更大的数据吞吐量和更快的传输速度。     

GF(2~m)域乘法器的快速设计及FPGA实现

有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制最主要的运算是有限域上的乘法运算。该文提出一种基于FPGA技术的多项式基乘法器的快速设计方法,并给出了面积与速度的比较分析。