共查询到19条相似文献,搜索用时 46 毫秒
1.
本文介绍了中国移动多媒体广播(CMMB)系统中低密度奇偶校验(LDPC)码校验矩阵的结构特征,并对其进行了准循环化.通过对其译码算法——归一化最小和算法的定点仿真,综合考虑性能和硬件实现的资源消耗,确定量化比特数为6.最后在FPGA芯片上实现了CMMB-LDPC码的部分并行结构译码,译码速度满足CMMB系统要求. 相似文献
2.
3.
LDPC码的译码算法 总被引:8,自引:0,他引:8
介绍了LDPC(低密度奇偶校验码)码的BP算法和基于BP的简化译码算法,并在AWGN(加性白高斯噪声)环境下进行了各自的仿真。通过误码性能和译码复杂度两方面的比较表明BP算法的性能更优越,但简化算法的复杂度相对来说有大幅的下降。 相似文献
4.
一种LDPC码在光纤通信系统中的性能分析 总被引:2,自引:1,他引:1
针对超强前向纠错(FEC)技术在光纤通信系统中的应用,文章提出了一种构造简单、编码容易实现的低密度奇偶校验(LDPC)码的构造方法,并仿真验证了该LDPC码在光纤信道环境下的译码性能。与常用的RS(255,239)码相比,在相同的码效率下,所构造的码长为4 080的LDPC码能够获得比RS码高2 dB的编码增益。 相似文献
5.
6.
低密度奇偶校验码(LDPC)通过迭代译码算法进行译码,例如置信传播算法(belief-propagation)便是其中一种译码方式。标准BP算法是并行译码,在更新所有校验节点及比特节点过程中,使用上一次迭代的更新信息。为了提高一定迭代次数下的收敛速度,在研究不同算法的基础上,如Layered BP算法(LBP)和Shuffled BP算法(SBP),通过改变节点的更新顺序,提出了改进的shuffled迭代译码算法。相对于普通的SBP算法,文章所提改进型SBP算法是传统置信传播收敛速度的两倍,并且在保持性能的同时降低复杂度。最后给出了CMMB标准下LDPC码的仿真结果。 相似文献
7.
大数据及云存储的发展对传统的存储技术提出了更高的要求。为了进一步提升多级存储单元的存储效率,提出了一种双层低密度奇偶校验(Low-Density Parity-Check, LDPC)码的优化设计方法。该方法针对多层单元(Multi-level Cell, MLC)信道的非对称性特性,对存储单元的单页添加额外校验比特以提高存储单元闪存信道的译码性能,并对单层LDPC码和本算法的性能进行了分析。仿真结果表明,在多级存储单元信道中使用BP译码算法进行译码,误码率为10-5时,基于双层LDPC码构造的纠错码算法比单层LDPC码有约额外4 000次的擦除次数的提升,且译码复杂度也相应降低。 相似文献
8.
基于LDPC码的OFDM系统性能分析 总被引:1,自引:0,他引:1
正交频分复用(OFDM)是一种多载波调制技术,已成为实现高速数据传输的主流技术,在无线局域网、HDTV中得到广泛应用;低密度奇偶校验(LDPC)码是一种译码复杂度低的纠错码,可获得接近香农限的优异性能。本文提出了结合LDPC码的COFDM系统方案,阐述了相关原理,对其性能进行了仿真分析,比较了在不同调制方法下系统的性能差异,并将基于LDPC码和Turbo码的COFDM系统在不同信道中的误码性能进行了对比。仿真结果表明,基于LDPC码的COFDM系统在提供较高比特传输速率的同时也具有良好的纠错性能。 相似文献
9.
10.
11.
This paper presents a memory efficient architecture of layered decoder for the dual-rate LDPC codes in the China Multimedia Mobile Broadcasting (CMMB) system. An efficient scheme for reducing the memory block number is proposed to increase the memory usage efficiency, so that the quantity of memory bits, decoder area and power consumption is significantly reduced. At the same time, the memory structure keeps the “one cycle one layer access” timing schedule to achieve high decoding throughput. Furthermore, the early termination strategy is employed to further increase the throughput; a non-uniform quantization scheme and an area efficient calculation module are developed to further improve the memory efficiency and hardware resource efficiency, respectively. By using SMIC 130 nm 1P7M CMOS process, the decoder is implemented and the core area is 5.29 mm2. The total memory bits consumption is only 130.5 K which consumes 2.53 mm2 memory area. 相似文献
12.
文中针对移动数字多媒体广播多时隙的特点,提出了一种全新的自动增益控制(AGC)方法。根据采样得到的多媒体广播的当前信号平均功率,将增益控制信号反馈给自动增益控制电路,即重新设置Tuner的增益。如果当前信号平均功率大于设定的接收信号功率范围,则减小Tuner的增益,否则增大Tuner的增益,最终将接收到的信号平均功率调整到设定的范围内,以便接收终端能够流畅的接收播放移动多媒体广播的音视频信号、紧急广播信息以及播发的其它信息。 相似文献
13.
14.
WiMax(全球微波互联接入)是一种基于IEEE 802.16标准的无线宽带接入城域网技术,它能提供面向互联网的高速连接,数据传输距离达50 km,具有QoS保障、传输速率高、业务丰富多样等优点。WiMax在信道编码方式中增加了LDPC(低密度奇偶校验)码。文中对WiMax中LDPC编码算法和译码算法进行了深入研究,用C语言实现了多种码长和码率的LDPC编译码仿真,其中编码采用IEEE 802.16e-2005提供的方法,译码采用BP(置信传播)译码算法。仿真结果显示WiMax的LDPC码具有优异的编译码性能。 相似文献
15.
16.
多码率LDPC码高速译码器的设计与实现 总被引:2,自引:0,他引:2
低密度奇偶校验码(LDPC码)以其接近香浓极限的性能得到了广泛的应用.如何在.FPGA上实现多码率LDPC码的高速译码,则是LDPC码应用的一个焦点.本文介绍了一种多码率LDPC码及其简化的和积译码算法;设计了这种多码率LDPC码的高速译码器,该译码器拥有半并行的运算结构和不同码率码共用相同的存储单元的存储资源利用结构,并以和算法与积算法功能单元同时工作的机制交替完成对两个码字的译码,提高了资源利用率和译码速率.最后,本文采用该结构在FPGA平台上实现了码长8064比特码率7/8、6/8、5/8、4/8、3/8五个码率的多码率LDPC码译码器.测试结果表明,译码器的有效符号速率达到200Mbps. 相似文献
17.
18.