一种小型超低相噪恒温晶振的设计

该文分析了晶振超低相噪设计方法及影响因素,重点阐述了有载品质因数(Q)值、电路结构等对相噪的影响,并基于改进型的巴特勒振荡电路在小体积下进行了超低相噪恒温晶振的设计,对其主振电路、放大电路、稳压电路等进行了概要的分析。该文研制的100 MHz小型超低相噪恒温晶振体积达到20mm×20mm×10mm,相噪指标最优达到-168dBc/Hz@1kHz,达到了预期的研制目标。     

大功率超声换能器匹配技术研究

在电源与超声换能器间,匹配电路起纽带和桥梁作用。大功率超声系统能否正常工作,取决于匹配电路的设计。该文从大功率超声换能器的阻抗特性和实际工作条件出发,对换能器匹配技术进行了研究,提出了一种电容、电感串、并联结合的匹配电路,以及一种可对匹配电感值进行在线调节的新型电路结构。经过ADS仿真和实际工作验证,大功率超声换能器在这种匹配电路下可长时间稳定地工作,且调试上更方便快捷。     

一种简单的T型匹配网络的设计

根据阻抗匹配的特点，提出了一种简单易行的Ｔ型匹配网络，并从理论上给出了网络中所需各电感电容的计算公式，通过实际对几个换能器的匹配，发现实验结果与理论基本符合。     

小型低相噪恒温晶体振荡器设计

根据用户需要,该文设计了一种小体积低相噪40 MHz恒温晶体振荡器。该振荡器采用低噪声线性稳压器(LDO)作为电源、SC-切晶体谐振器及B模抑制网络等设计,在减小体积的同时提高了产品的相位噪声。温控系统采用直放式加热电路,比例积分的算法,有源负载作为加热元件,提高产品的控温精度,降低环境温度变化对振荡器带来的影响。该振荡器工作稳定可靠,工作电压仅为5 V。其温度-频率特性绝对值不大于0.02×10~(-6)(-30～+70℃),相位噪声不大于-160 dBc/Hz@1 kHz的指标。功耗仅为0.9 W,体积仅为20 mm×12 mm×10 mm。     

一种高稳定恒温晶振的设计

为了满足对晶体振荡器频率稳定度的较高要求,设计了一种标频为10MHz的高稳定低相噪恒温晶体振荡器。通过分析晶体振荡器的短期稳定度,总结出改善短期稳定度的措施,并根据分析结果进行实际振荡电路的设计,然后借助ADS谐波平衡仿真工具,通过对电路参数的不断优化,最终得到理想的相位噪声仿真曲线并根据优化的最终参数指导设计出实际样品,测试结果表明,频偏在1Hz处的相位噪声为-108dBc/Hz,其1s处的阿伦方差可达1.1E-12,具有很高的稳定性。     

可用于小批量生产的低相噪,小型恒温晶振的研制

以１００．１５６ＭＨｚ频率的晶振为例,简要介绍了一种低相噪小型化恒温晶振的设计方法、工作原理并给出测试结果。     

一种简易的T型匹配网络的设计

根据阻抗匹配的特点，提出了一种简单易行的Ｔ型匹配网络，并从理论上给出了网络中所需各电感电容的计算公式，通过实际对几个换能器的匹配，发现实验结果与理论基本符合     

超低相位噪声LC压控振荡器的设计

研制出了超低相位噪声压控振荡器,在保证调谐范围的前提下,采取各种措施有效降低了压控振荡器的相位噪声.设计的压控振荡器采用普通环氧板材,表面贴装工艺,国际标准封装,成本低、人工调试量小,适合规模生产.结果表明该产品的频率为796～857 MHz,调谐带宽61 MHz,调谐电压1.8～4.5 V,调谐灵敏度22.5 MHz/V,相位噪声达到-115 dBc/Hz@10 kHz,产品已达到国际各大同类产品的水平.     

S频段小型化低相噪倍频器设计

本文利用阶跃恢复二极管的非线性特性设计了一款S频段低相噪高阶倍频器.倍频器输入频率100MHz,输出频率2GHz,输出功率0~5dBm,输出信号杂散10GHz内优于-90dBc,残留相位噪声指标优于-130dBc/Hz@1kHz.创新性地集成FBAR带通滤波器,电路尺寸小于24mm×14mm×5mm.     

一种超低相位噪声宽带频率合成器的设计

基于对双环频率预置技术和谐波混频技术的理论分析,将混频锁相合成方式与高次倍频合成方式相结合,采用鉴相极性可变的非常规设计,提出一种宽带小步进超低相位噪声频率合成器的低成本实现方案,并对合成器的相位噪声和杂散抑制指标进行了理论分析。试验证明,在8 GHz输出频率下,方案实现了低于-132 d Bc/Hz@10 k Hz的相位噪声和70 d B以上的杂散抑制性能。对宽带超低相位噪声频率合成器的设计具有借鉴意义。     

一种超低相噪参考源的设计与实现

本文设计并实现了超低相位噪声参考源.分析了锁相频率合成相位噪声的影响因素,提出了一种采用梳谱发生器合成宽带、大步进、超低噪声参考源的频率合成方案.实验测试结果:频率覆盖范围3~6GHz,频率步进75MHz,3.1125GHz时,10kHz频偏处的相位噪声约为-130dBc/Hz,具有较高的工程实用价值.     

S波段平衡式限幅MMIC低噪声放大器设计

结合混合微波集成电路(HMIC)工艺和砷化镓单片微波集成电路(MMIC)工艺各自优势,设计制作了一款小型化大功率S波段平衡式限幅MMIC低噪声放大器.采用平衡式结构,提高了限幅功率容量和可靠性.由于金丝键合线的等效电感具有更高Q值,低噪声放大器单片的输入匹配采用外部金丝键合线匹配,有效降低了低噪声放大器单片的噪声系数.限幅器采用混合集成工艺制成,能够耐受较大功率.利用微波仿真软件,设计制作了兰格(Lange)电桥、限幅电路和低噪声放大器输入匹配等电路.最终产品尺寸仅为22 mm×16 mm×6 mm,在2.7～3.5 GHz内增益27 ～ 28 dB,噪声系数小于1.3 dB,驻波比小于1.3,该平衡限幅MMIC低噪声放大器可承受功率超过200 W、占空比为15％的脉冲功率冲击.     

一种小型化低相噪S波段直接频率合成器

随着现代雷达技术的不断发展,对频率合成器的相位噪声、杂波抑制和跳频时间提出了较高的要求,而且还要求其体积小、重量轻.本文介绍一种高性能的S波段直接频率合成器的设计方法,它具有相噪低、杂散小、体积小、捷变频等特点.文中给出了实验结果：在S波段,偏离载波645 Hz时其相位噪声优于-120 dBc/Hz,杂散抑制达到70 dBc,变频时间小于2μs,可满足现代雷达的要求.     

一种新颖的低功耗低相位噪声VCO设计

作为收发器的重要模块,与其他收发器模块相比,压控振荡器(VCO)消耗了大量能源。由于许多射频应用系统采用电池作为能源,如WiFi、蓝牙及物联网等系统,因此,在保持合理的系统性能的前提下,需尽量降低功耗。该文研究了标准VCO结构的性能,并提出了一种新的CMOS VCO电路结构。与传统的CMOS VCO相比,该文提出的CMOS VCO只需较少的外部偏置电流便可产生更高的跨导,因而可以消耗更低的功耗。在1.8 V电压供电下,该文提出的VCO仅消耗了2.9 mW,取得了-124.3 dBc/Hz@1 MHz的相位噪声。     

一种低相位噪声采样时钟源的设计

分析了锁相环频率合成器与数字直接频率合成器的原理,阐述了二者性能的优劣。并在此基础上设计了一款低相位噪声的采样时钟源。该频率源结合锁相环和直接数字频率合成器的优势,在75 MHz时相位噪声可达-119 dBc@1 kHz、-116 dBc@100 kHz。