共查询到20条相似文献,搜索用时 125 毫秒
1.
基于NiosⅡ的智能多接口片上系统设计 总被引:1,自引:0,他引:1
设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统。 相似文献
2.
为了满足某测控平台的设计要求,设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心,包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明,系统通讯速度为1Mb/s,并且工作稳定,目前该设计已经成功应用于某样机中。 相似文献
3.
介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC(可编程片上系统)解决方案——以NiosⅡ嵌入式软核处理器为核心,实现数字视频系统。文中介绍系统硬件结构和功能,硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比,该方案可提高系统性能,降低软件开发成本和硬件实现风险,具有灵活性、高效性和低成本的特点。 相似文献
4.
HART协议作为一种现场总线已在工业控制中得到广泛应用。随着多参数复合传感器的出现,需要HART变送器能实现多参数的测量,计算及输出。针对工业应用的需求设计出一种基于HART协议的通甩型智能变送器,满足多参数测量、在电路设计上,采用一种双电源供电模式的分层电源网络结构,使变送器系统的功耗大大减少。 相似文献
5.
张兴堂 《计算机测量与控制》2014,22(6):1884-1886
为了实现一种基于FPGA及片上系统(SOC)的智能以太网接口设计,在FPGA内集成了PowerPC440硬核处理器、以太网络接口控制器IP(TEMAC)、DDR2控制器、通用串行接口IP核及定时器等;该设计使用Verilog HDL硬件描述语言,在ISE12.4下的嵌入式集成开发环境XPS下进行IP核定制、系统的集成设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SDK环境下完成片上系统软件程序的开发;最后在XILINX的Virtex-5系列FPGA器件上实现了具有千兆以太网络接口的智能片上系统,智能网络接口具有可重配置、可扩展性、灵活性、兼容性、功耗低等优点。 相似文献
6.
该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78.740MHz。 相似文献
7.
分析了HART协议标准。研究了基于HART协议的信号的提取、显示、4~20mA模拟量的转换和故障报警的处理。 相似文献
8.
NiosII嵌入式处理器是用户可配置的通用PdSC嵌入式处理器,是一个非常灵活和强大的处理器。本文结合实例。给出了基于NiosII嵌入式处理器的SOPC软、硬件设计方法。 相似文献
9.
该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在XilinxSpantan 3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78.740MHz。 相似文献
10.
11.
研究了基于嵌入式Nios Ⅱ软核的MPEG-4视频解码系统的设计优化,以期提高便携式多媒体播放器视频解码的综合性能。提出了在可编程片上系统(System on a programmable chip,SOPC)中软硬件协同设计方案,通过研究二维离散余弦逆变换、运动补偿、颜色空间转换的硬件IP核优化设计与实现,构建基于Nios II软核软硬件协同设计的视频解码系统。以Altera型号EP2C35F672C8的FPGA为核心的SOPC系统测试结果表明,该系统在运行频率仅为100MHz下,测试码流的码率为1 593.90kb/s时,帧率可以达到35.20f/s,实现了MPEG-4的实时解码,从而使该SOPC软硬件协同设计实现了播放器的低功耗等高性能。 相似文献
12.
针对不具有远程通信功能的传统仪表,提出一种基于HART协议的通信圆卡设计方案,详细介绍了通信圆卡的电路设计;采用该通信圆卡搭建了HART通信仪表系统,并在NCS4000组态软件平台上进行了性能测试。测试结果表明,该通信圆卡可结合端口卡将传统仪表改造成智能仪表,使其具有远程通信和控制功能。 相似文献
13.
14.
从HART协议智能仪表的功能和协议要求出发,详细分析了HART协议智能仪表通信的设计重点、难点和关键技术,设计了完整的HART协议智能仪表通信的实用电路,可以实现HART协议智能仪表通信的基本功能。该智能仪表可用于实时监测,低功耗并且具有兼容模拟和数字通信的能力。 相似文献
15.
16.
本文提出了一种符合HART通信协议的全数字调制解调芯片设计方案。调制部分实现CPFSK调制,对传统的DDS技术进行改进,使其数字部分的杂散性能改善且具有较低的相位连续误差。解调部分实现CPFSK解调,利用数字滤波技术使其具有良好的解调精度和抗干扰能力。性能分析和仿真结果表明,芯片具有良好的性能。 相似文献
17.
18.
李宇 《计算机测量与控制》2011,19(11)
为了灵活在工业控制计算机内实现通讯接口的扩展,提出了一种基于FPGA的智能PMC通讯模块的设计方法,该方法包括了通讯接口模块的主要设计思路与实现过程;通讯接口模块以FPGA为核心,在FPGA内部实现了软核处理器、PCI总线接口、CAN协议控制器、串行协议控制器、寄存器组等功能,使电路的设计高度集成化,也提高了整个设计的可靠性,同时通过处理器软核实现通讯的智能控制,使模块具备稳定的数据传输速率;模块设计完成后,在实验室环境下对串口和两路CAN总线接口进行连续运行测试,在测试过程中模块性能稳定,无误码和丢帧现象。 相似文献
19.
结合实际项目的开发经验,详细讲解了基于Xilinx Microblaze软核开发的整个流程,包括硬件平台搭建、软件平台开发、嵌入式操作系统的加载以及用非易失性存储设备对FPGA进行上电配置等内容.利用FPGA软核进行嵌入式系统开发,将得到越来越多的关注和应用. 相似文献
20.
基于无线HART协议的适配器,以MSP430F系列单片机为核心,结合CC2520数据收发模块和信号分离/合成模块,实现了上位机对HART仪表中数字信息的管理.适配器通过微处理器控制数据收/发模块与上位机通信,解析上位机指令,控制信号分离/合成模块实现对HART仪表数字信息的读取和写入.基于无线HART协议的适配器在HA... 相似文献