ASMBL——创新下一代平台FPGA

ASIC的非重发性设计(NRE）与设计时间高得惊人。在130纳米工艺水平下、ASIC的NRE为1千万美元或更多,设计ASIC芯片所需时间一般为13～18个月。此外,芯片技术规范中还包含有关应用适应性的内容。推动适应性需求的几项因素包括：     

Xilinx支持下一代可编程无线基站

赛灵思公司(Xilinx)近日公布了专门支持下一代无线通信的可编程无线基站一整套芯片、软件和IP解决方案。该公司称灵活经济的可编程器件可以替代传统的ASIC(专用集成电路)解决方案，加快产品上市速度、实现零非经常性工程成本(NRE)以及现场可升级能力，它可以大大降低资本支出(CAPEX)和运营费用(OPEX)。     

PSoC混合信号阵列的新型开发工具PSoC Express

PSoC 可编程系统芯片(PSoC)广泛用于工业、汽车、通信、计算、消费类等领域.仅Cypress公司一家就售出近2000万片. PSoC器件是可配置混合信号阵列,它将1个8位微控制器与嵌入式设计中常见的许多外围部件集成在一起.PSoC器件提供ASIC的优点,但却没有典型的ASIC NRE或周转时间.单个PSoC器件能够集成多达100个外围部件的微控制器,从而节省了用户的设计时间,缩减了板级空间和功耗,并使系统成本下降.易用性开发工具使得设计人员能够选择可配置程序库元素来提供模拟功能(如放大器、A/D转换器、D/A转换器、滤波器、比较器)和数字功能(如定时器、计数器、PWM、SPI、UART).     

用碳纳米管制造的功率晶体管

结构化ASIC产品的NRE费用要比传统ASIC技术所需的低.由于采用先进的制造技术时需要更多和更复杂的掩膜,NRE费用大大增加,于是一些代工厂和fabless公司开发了结构化ASIC这种新产品.它采用FPGA产品所用的标准晶圆,但是器件之间的连接不能通过LUT(查找表)重新编程.制造商们通常采用双金属层掩膜来产生理想的电路,因而大大降低了NRE成本和由于掩膜组问题引起的返工概率.     

XILINX解决方案支持未来可编程无线基站

赛灵思公司最近公布了专门为支持“适应未来”的可编程无线基站而设计的一整套芯片、软件和IP解决方案。赛灵思灵活经济的解决方案可以替代传统的ASIC(专用集成电路)解决方案，通过加快产品上市速度、实现零沉没工程成本(NRE)以及提供现场可升级能力，它可以大大降低资本支出(CAPEX)和运营费用(OPEX)。     

MCU应用新世界：Cortex-M1微控制器和FPGA

Actel公司的FPGA器件是ASIC器件的理想替代品,具有ASIC产品的很多特点如:单芯片、上电即行、非易失性、低功耗、保密性强、免疫固件错误、片上非易失性存储器、整体系统成本低等.同时FPGA采用Flash*Freeze技术,又具有无NRE成本、快速生成原型、生产周期短以及在系统可编程等优点.     

FPGA与ASIC技术的融合

在设计下一代便携产品时,采用价格高、功耗大和使用容易、灵活的FPGA（现场可编程门阵列）,还是相对便宜小型、功耗低的ASIC？答案是兼有FPGA和ASIC二者。目前,ASIC与PLD的选择很简单。只要计算一下ASIC的成本,包括NRE（一次性工程费用）和芯片成本,将所得结果与可编程器件相比较就可作出结论。对于便携产品,还须权衡ASIC的功耗、尺寸优势与可编程器件的柔性等。但是,随着产品性能要求的变化、芯片复杂性的上升、产品设计周期的缩短和硅技术与软件技术的进步,ASIC与可编程器件的选择趋于复杂化。因为可编程器件变得…     

天一集成电路设计（深圳）有限公司

业务定位及服务方向天一集成电路设计(深圳)有限公司专业从事集成电路设计服务。我们在大规模复杂的通讯类集成电路设计上有丰富经验和专业背景，主要研发产品面向具有高技术含量、较低成本、市场定位性强芯片的前端功能验证软件包(应用于3C领域芯片，Communication、Computer、Consumer)，以及客户需求的专用ASIC/SOC产品，为国内外客户大型的ASIC/FPGA项目提供专业的芯片验证服务，代理国外EDA厂商的产品,并通过和各地集成电路设计中心的密切合作来在国内展开芯片验证方法学方面的培训。ASIC后端设计从RTL至GDSⅡ的设计服务…     

XILINX解决方案支持未来可编程无线基站

可编程解决方案全球领导供应商赛灵思公司今天公布了专门为支持“适应未来”的可编程无线基站而设计的一整套芯片、软件和IP解决方案。赛灵思灵活经济的解决方案可以替代传统的ASIC(专用集成电路)解决方案,通过加快产品上市速度、实现零沉没工程成本(NRE)以及提供现场可升级能力,它可以大大降低资本支出(CAPEX)和运营费用(OPEX)。通过远程升级,服务供应商可大大延长基站寿命,同时避免高昂的运输费用和硬件开发费用。例如,通过远程下载软件对赛灵思器件进行重新编程,即可轻松地实现错误修正、提供新的服务以及调整系统性能,从而满足…     

Altera：可编程逻辑解决方案更省成本

Altera现场应用工程师林斌首先分析了汽车电子市场的发展趋势，他认为，数字电子内容正在增加，到2007年解释车辆成本的30％将是半导体产品，而FPGA正是连接和控制系统的理想选择；对整车厂商来说，上市时间的压力正在戏剧性地增加，PLD可以帮助他们灵活地缩短设计周期；为应用而开发的定制IC的费用成倍增加，ASIC NRE(非经常性工程成     

红外焦平面阵列非均匀校正算法的ASIC设计

红外焦平面阵列响应率的非均匀性是制约红外成像质量的主要因素.考虑实时处理的需要,基于温度定标两点校正法,进行ASIC设计.在阐述芯片结构基础上介绍各种模式功能.ASIC设计具有实时性好、体积小、性价比高的优点,适用于红外成像系统进行高速实时处理.最后给出在具有自主知识产权SoC芯片Garifield4上的算法验证结果.     

新版可编程逻辑软件6.1i版把逻辑利用率提高15%

Xilinx公司最近推出目前业界性能最高的可编程逻辑软件,Xilinx集成软件环境(ISE)6.1i版。新版软件套件提供了业界成本最低的设计解决方案,性能比最接近的竞争产品高31％,逻辑利用率高15％,而生产成本可降低60％左右。 Xilinx亚太区软件和IP产品市场经理邹志雄介绍说,由于传统的ASIC存在着漫长的开发时间,高昂的NRE和返工成本、不可编程和不能升级的     

Rapid Chip设计平台快速设计系统级芯片

引言 Rapidchip Platform ASIC基本上是在一个芯片(SoC)上快速设计系统而提供的新方法.这些耐用的PlatformASIC填补了FPGA和标准单元ASIC之间的空隙,并组合了两者最好的特性.RapidchipPlatform ASIC探讨交付包含复杂的嵌入式IP的高性能和高密度的解决方案;并且它们比标准单元ASIC要少一半的设计时间,开发成本是几分之一.     

卫星导航抗干扰A/D芯片的可测试性设计

ASIC 集成电路设计开发中的瑕疵与电路故障是芯片实现的最大困难,本文详细介绍了基于 130nm 工艺的卫星导航抗干扰 A/D 芯片的可测性设计,并从测试的覆盖率、成本等方面提出了优化改进方案,该方案的测试覆盖率最高可达 99.93%,并缩减了测试时间和成本,该芯片顺利通过量产,证明了可测试性设计的有效性。     

采购集市

XILINX解决方案支持未来可编程无线基站赛灵思公司最近公布了专门为支持“适应未来”的可编程无线基站而设计的一整套芯片、软件和IP解决方案。赛灵思灵活经济的解决方案可以替代传统的ASIC(专用集成电路)解决方案,通过加快产品上市速度、实现零沉没工程成本(NRE)以及提供现场可升级能力,它可以大大降低资本支出(CAPEX)和运营费用(OPEX)。其中,Virtex-4FPGA基于革命性的ASMBL(高级硅片组合模块)架构和先进的90nm三栅极氧化层技术,与目前任何其它FPGA系列产品相比,它可为无线基站行业提供更多的选择、更高的性能和更低的功耗…     

平台化ASIC迅速打开市场

平台化专用集成电路(Platform ASIC)是一类新推出的产品,其应用目标是减少上市时间和降低设计成本.从日渐增多的相应新设计可以看出,平台化ASIC前景一片光明.     

60 Gbit/s宽带电路交换ASIC芯片设计

文章提出了一种60 Gbit/s宽带电路交换专用集成电路(ASIC)芯片的设计实现方案.针对设计芯片速度快、规模大和功耗大等特点,给出了采用流水线设计思想和优化结构处理技术的电路设计解决方案.同时还给出了采用现场可编程门阵列(FPGA)芯片对设计电路进行功能验证的结果和ASIC流片的基本数据.     

FPGA在ASIC设计流程中的应用

本文介绍了FPGA器件在ASIC芯片开放中的应用,通过仿ASIC的FPGA在系统验证板在实际硬件环境中的验证可以弥补ASIC设计流程中仿真的不足,通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC开发中的成本损耗。     

高级逻辑设计技术降低掩膜成本和周转时间

当前,就系统芯片(SoC)而言,我们常常希望它不但具有更全面的功能和更高的性能指标,而且还期望功率消耗和制造成本能够进一步降低。目前,低价应用芯片的生产成本仍主要取决于生产批量。然而由于要求迅速降低系统成本,就要在更广应用范围内降低硅芯片的制造成本。对很多应用而言,其产品的最终成本主要由两部分构成:制造成本和非经常性工程成本(non-recurringengineering,NRE)。在集成电路行业,掩膜的制造成本日益增高,一般中小批量的产品已经无法承担这样一笔费用。例如用90纳米工艺制造的芯片,对于100万美元的生产批量,平均每一个芯片的掩…     

LSI逻辑计划采用自有90nm工艺

LSI逻辑近日宣布：计划采用该公司90nm工艺生产下一代RapidChip平台ASIC系列产品。新的硅片将为系统设计师提供90nm工艺最大的集成度及性能优势，并提供RapidChip平台ASIC技术所拥有的快速上市、NRE支出减少、工程成本降低等优势。RapidChip 90nm系列产品使设计工程师可利用平台ASIC技术的优势．广泛用于包括通讯、存储、工业、医疗、国防和高端消费电子等在内的应用系统。