LVDS高速数据传输设计及其在SAR处理机中的应用

针对LVDS高速数据传输,本文分析并比较了三种有效的传输方案.结合这些方案的特点和合成孔径雷达成像的需求,本文实现了使用高速时钟采样进行同步接收的LVDS传输方案.该方案有效地解决了在LVDS传输中时钟不连续,没有数传控制信号,和传输数据没有特定帧结构用于数据同步的问题.文中使用FPGA实现了该方案并完成了传输试验.结果表明,该传输系统在3m长的传输距离上可稳定地传输100MBps的数字信号.     

ADI公司推出集成LVDS输出的R—R性能比较器

美国模拟器件公司（简称ADI）推出的ADCMP60x系列具有满电源摆幅（R—R）性能的比较器，适合于要求高速、低功耗、R—R摆幅和高精密度应用。该比较器系列支持各种主要的数字输出级，包括低电压差分信号传输（LVDS）、电流模逻辑（CML）和晶体管-晶体管逻辑以及互补金属氧化物半导体（TTL和CMOS）。与LVDS兼容的输出级适合于驱动任何标准的LVDS输入，从而允许ADC—MP60x比较器与现场可编程门阵列（FPGA）以及专用标准产品（ASSP）连接，它们都具有高速输入和快速跳变的特性。ADCMP60x系列可提供多种可编程延迟，从1ns到35ns（随机抖动小到2．5psRMS有效值）。ADCMP60X比较器可提供在2．5～5．5V电源范围内完全达到规定的R—R性能。     

点对点高速数据传输技术的设计与应用

基于千兆网络通讯技术,设计了一种可实现点对点高速数据传输的方法。利用现场可编程门阵列(FPGA)器件实现MAC层网络协议和逻辑控制功能,并基于网络开源软件WinPcap实现数据处理算法,该方法已被成功应用于某星载图像压缩单元的地面测试验证设备中。与传统基于Socket编程实现的传输系统相比,该方法避免了大量协议开销,具有更高的数据传输速率。     

基于方位向滑窗处理的SAR原始数据频域幅相压缩算法

提出一种SAR原始数据频域幅相压缩算法.该算法应用方位向滑窗处理代替传统的递推处理,以提高子块标准差估计的准确性.论文详尽分析了新算法原理及实现步骤;定义了数据域和图像域评估指标;应用ERS-1/2系统实测原始数据进行压缩实验,同时给出应用FPGA实现方位向滑窗处理的原理框图.实验结果表明:提出的新算法性能优于BAQ (Block adaptive quantization)、 BAPQ (Block amplitude-phase quantization)等时域算法,同时也优于频域FFT-BAQ算法.新算法采用滑窗处理比递推处理的数据域信噪比提高1dB左右.综合考虑计算开销与估计性能,滑窗处理时,方位向分块尺寸应小于10个脉冲.     

基于FPGA的星载SAR方位压缩处理器设计与实现

介绍了基于FPGA芯片的星载合成孔径雷达实时成像处理器中方位压缩处理器的设计与实现。该处理器可根据参数实时生成匹配滤波参考函数,用频域方法实现雷达回波的方位向压缩,并输出实图像。处理器与主控间采用ISA总线接口。介绍了方位压缩的原理和功能,详细描述了处理器硬件开发和FPGA设计。测试结果表明,该处理器可以实现星载条件下雷达数据的方位压缩。     

高速SDRAM控制器的嵌入式设计

为适应高数据吞吐速率的应用场合,在分析同步动态随机存储器(SDRAM)控制器工作原理的基础上,研究支持高数据处理效率可连续读写操作的存储控制算法。利用现场可编程门阵列设计SDRAM嵌入式存储控制器,采用CMD命令形式,根据猝发长度分配连续读写延时,通过数据通道控制与读写操作协同工作提高数据处理效率。测试结果表明,该控制器运行频率高于100 MHz,数据处理效率大于95%,适用于视频采集数据缓存及大型LED显示控制中。     

FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

卫星通信高速数据传输系统设计

设计一种用于卫星通信的高速数据传输系统。该系统采用Virtex-5系列现场可编程门阵列,由PCI Express通信模块和基于Aurora协议的光纤通信模块组成,具有双单工同时收发的特点。测试结果表明,该系统的PCI Express通信模块可实现8路通道工作模式,光纤通信模块的数据传输速率达到1.25 Gb/s,能有效模拟星载数据的下发和地面站对卫星的遥控。     

基于时钟同步技术在数据采集系统中的应用

介绍了一种系统时钟信号同步设计。为了提高系统时钟同步技术以及系统的可靠性,以现场可编程阵列（FPGA）代替传统的处理器为控制核心,采用锁相环（PLL）和Verilog硬件描述语言进行设计,达到复位实现时钟同步目的。实践证明,该设计运行稳定,可靠性强,适合在高速工作时钟下工作。     

FPGA在雷达信号处理中的应用

随着数字信号处理理论和微电子技术的发展，利用FPGA的高速特性来满足雷达信号处理的实时要求，目前已经成为该领域的研究及开发热点。该文结合科研实践，介绍了EP1S30芯片和IDT72V3670芯片的技术特性与功能原理。FPGA在实际电路中的相应配置方法，围绕工程项目完成了雷达杂波抑制电路的设计与调试。     

基于FPGA的高速数据采集系统设计与实现

设计一种基于现场可编程门阵列(FPGA)的高速数据采集系统,将AT84AD001B高速A/D转换器与Stratix II系列的FPGA作为数据采集和处理主体,并在紧凑型外部设备互连系统平台上进行性能指标测试。结果表明,该系统可实现采样率为1 GS/s的双通道和采样率为2 GS/s的单通道交替并行数据采集性能,以及带宽达到200 MHz、放大倍数达到5倍的前端模拟信号调理性能,具有模块化、坚固性、可靠性和可扩展性等特点。     

基于以太网传输的图像处理系统设计及FPGA实现

为了保存经过采集和处理后的图像,并且确保传输图像的实时性和高效性,设计了一种远距离、高效率传输存储系统,该系统的FPGA主控芯片是Altera公司研发的Cyclone IV E系列,通过以太网中的UDP协议实现图像数据的传输。首先,通过摄像头OV5640进行图像数据的采集;其次,把采集到的数据进行图像预处理;然后,把处理后的图像通过SDRAM进行缓存;最后,通过网线利用UDP传输协议传输到上位机上进行保存。该方法适用于数据传输量大、传输距离远以及传输效率高等要求,并且能够实时的保存处理后的图像数据,为后续的处理奠定了基础。     

基于FPGA的立方星可重构星载处理系统研究

为了以最小代价提高立方星可重构星载计算机的可靠性,提出了一种基于FPGA的立方星可重构星载处理系统架构。首先,在对国内外微纳卫星星载计算机设计特点进行分析的基础上,分别采用基于SRAM架构和基于Flash架构的FPGA作为核心处理模块与外部表决接口模块,兼顾了系统的运算速度与可靠性。其次,针对可重构星载处理系统中所涉及的可重构策略、在线重构技术以及系统同步技术进行了详细设计。最终,基于所设计硬件系统上进行的测试以及在轨的实测数据验证了该架构的可靠性和有效性。     

基于FPGA的二次雷达编码电路的设计

本文介绍了一种基于Field Programmable Gate Array（FPGA）的二次雷达编码电路设计,它使用VERILOG语言编程实现二次雷达的询问和应答信号。此编码电路内部采用了模块化的设计,其产生的二次雷达信号的脉冲宽度和脉冲间隔可调。     

高速JTAG在线仿真器设计

给出联合测试行为组织(JTAG)边界扫描技术的概念,说明JTAG关键组件及相关的指令,介绍实际开发的通用JTAG在线仿真器。该仿真器在基于计算机并口的JTAG在线仿真器基础上进行改进,加入现场可编程门阵列,利用并口并行传输的优势,克服传统JTAG在线仿真器的速度局限性。通过自定义的通信协议,提高通信的可靠性和安全性,同时达到比传统JTAG在线仿真器更优的性能。     

自动测试系统中矩阵开关的设计与应用

开关系统是整个自动测试系统的中心,其灵活性、可靠性决定了测试系统的灵活性和可靠性。本文介绍了一种应用译码器配合开关阵列研制的高灵活性、可靠性的矩阵开关结构,采用FPGA作为实现控制逻辑的核心部件,有效地节约了测试成本并提高了测试效率。     

面向医用电子内窥镜的高清视频处理系统

设计一种基于现场可编程门阵列(FPGA)和双数字信息处理器(DSP)的嵌入式高清内窥镜视频处理系统。利用FPGA对视频数据进行预处理,采用2片基于DaVinci-HD技术的DSP进行H.264编解码并行运算,通过PowerPC处理器完成系统管理、视频存储与网络传输。测试结果表明,该系统实时处理的视频分辨率达到1080i60,在图像质量上能达到H.264的高画质级别。     

实时SAR成像系统矩阵原位转置的实现

在合成孔径雷达成像处理系统中,矩阵转置已成为影响系统实时性的重要因素.为提高矩阵转置效率,提出一种用于快速矩阵原位转置的方案,基于现场可编程门阵列和同步动态随机存储器(SDRAM)实现该方案.系统测试结果表明,读写平均效率达到SDRAM峰值带宽的64％,验证了该方法可有效提高矩阵转置的总体效率.     

相控阵三维声呐信号采集与处理系统

高精度三维成像声呐的实现需要完成大规模信号同步采集和海量数据并行计算,为此,提出基于现场可编程逻辑门阵列的并行计算系统。在使用同源时钟的前提下,利用Spartan-3对平面阵2304路换能器信号进行同步采样,通过离散傅里叶变换降采样以减小采样数据规模,采用Virtex-5重新计算换能器权重以降低运算量,使用分步的波束形成算法以减小系统所消耗的存储器规模,同时在PC上实现三维图像实时显示。实验结果证明了该系统的可行性。