一种基于RapidIO协议的光纤总线硬件架构设计与分析

研究了一种基于RapidIO协议的光纤总线,该总线采用多个节点对一个交换板的星型拓补结构,通过高性能、抗干扰的光纤通道,将节点与交换板的短距离（十几厘米）的电互连拓展成远距离（几十米）的光纤互连,采用交换板背板级联和光纤级联两种方式实现总线节点的扩展。重点设计了节点、交换板、后I/O板的硬件架构,并对照RapidIO协议,分析了传输过程中时延开销对传输性能的影响,提出了采用计算时延保证传输性能的设计方法,从而计算得到光纤的极限长度。在初步工程设计阶段,测试了串行RapidIO数据通过光纤发送和接收电路后的波形参数,对照眼图模板验证其性能良好。     

基于VPX架构的高速信号板设计

针对传统并行总线的嵌入式系统信息交换及高速数据采集已不能满足高传输带宽、大数据IO采集等要求的问题,设计基于VPX架构的高速信号板.从基于VPX架构的高速信号板设计出发,采用10G BASE-KR标准进行高速PCB板设计,并通过仿真验证及设计验证.仿真结果表明,该设计能达到阻抗一致性和高速性的要求.     

基于HyperLynx的DSP系统信号完整性仿真与改进

随着机电产品性能的提高,对产品中电子组件的设计要求也在不断增高,电子电路中的信号完整性问题也日益突出了,对信号进行完整性分析已经成为电路设计中的一个必要环节.为了解决设计中的信号完整性问题,结合具体的电路设计实例,分析了设计中可能存在的信号完整性问题,利用Mentor Graphics公司的Hyperlynx软件对典型的问题进行了仿真分析.根据仿真结果,找到了实际可行的问题解决方案.在设计初期有效的信号完整性仿真的保证下系统工作正常,表明在产品的设计阶段就解决了信号完整性问题.     

基于1553B总线的导弹武器系统通信协议设计与仿真

针对基于1553B总线的导弹武器系统通信协议设计及其可行性验证困难的问题,设计了弹上系统1553B总线通信协议并进行了仿真验证。采用仿真总线系统通信、计算及测量总线负载率的方法对通信协议可行性进行了验证。总线负载率设计计算和仿真试验验证表明:该弹上通信系统的实际总线半载负载率为14.76%、满载负载率为26.72%,远小于1553B总线最大负载不超过50%~70%的要求,理论设计可行,可以满足弹上数据流通信要求。     

车载CAN FD总线终端电阻的优化研究

传统的车载控制器局域网络不能满足汽车智能化对带宽和速度的需求,CAN FD网络作为传统CAN网络的升级版,有效地提高了总线的速度和可靠性.CAN FD的接口电路的众多元器件中,终端匹配电阻对总线信号的影响最大.文章首先对CAN FD总线的通信特点进行了研究,总结出CAN FD总线与传统CAN总线的区别.其次,在应用层和物理层方面对总线网络进行了优化,确定了总线信号质量的评价指标,采用归一化与加权求和的方法将优化总线信号质量这个多目标优化问题转化成单目标优化问题,利用粒子群算法求解出最佳的总线电阻匹配方式.最后,通过Saber软件和MATLAB联合仿真的方式,验证了设计的总线电阻匹配算法可以达到整体优化总线信号质量的作用.     

高速信号采集及存储系统的信号完整性研究分析

本装置是根据实测弹丸的初速度和敌机飞行高度及航速、航向对引信的起爆时间的验证测试,针对过程中高速信号进行采集的特殊要求,通过对被测信号的特性分析,结合系统的实际情况从芯片选择、传输方式、信号处理以及后期的PCB设计制作等进行分析,对每个过程中可能出现的影响信号完整性和精准性的干扰提出相应的预防措施,对系统PCB中部分关键网络进行仿真,制定器件的布局布线约束,实验验证本测量装置可达到精准测量、无丢失数据。     

基于分布式算法的高速高FIR滤波器实现

为处理高速实时信号,利用分布式算法对FIR滤波器的硬件实现进行了探讨。在数乘累加运算的理论上,对分布式算法的串行、并行和串并结合的FPGA硬件实现方法进行了研究。结合FPGA查找表结构,兼顾资源及运行速度的要求,用串并结合的方法设计了16阶常系数FIR滤波器,并在QuartusII4．1下进行仿真,仿真结果证明了该算法的有效性和实时性。该方法较用乘法器实现的直接FIR滤波有处理速度快,占有资源小的优点,在处理实时信号方面有较大的实用价值。     

车床刀具温度测试系统的调理电路设计

高速数控车床切削过程中,刀具的温度变化是科学分析该刀具受热变形的重要依据,由此搭建了一个基于LabVIEW的温度测试系统。分析了刀具温度信号所存在的问题并为该温度测试系统设计了调理电路,通过Multisim仿真验证了所设计电路的正确性。在现场测试中可以看到温度信号经该调理电路调理后明显的抑制了信号中的高频噪声,提高了温度采集系统的总体性能和精度。对所设计电路采用Multisim软件进行仿真来验证其正确性,再将其应用到现场测试采集中。     

弹上CAN总线网络设计仿真与实时性分析

弹上CAN总线通信对实时性有较高要求。基于某型空地导弹控制系统,设计了弹上CAN总线网络。串行发送延时、硬件接口延时及媒体访问延时是网络延迟的主要原因。采用非抢占优先级的M/M/1排队论模型研究了该总线系统的介质访问延时,并在该弹上总线网络上进行了仿真验证。结果表明:800k和1000k波特率下该总线网络正常通信,最大延迟时间分别为508μs和292μs,远小于最低10ms的数据发送周期,满足实时性要求。     

基于 ADAMS 的落锤冲击试验台仿真与优化

针对现有落锤冲击试验台在检测过程中的测试结果不可靠的问题,采用 ADAMS 软件进行动力学仿真分析的方法,并基于仿真结果对落锤进行结构优化并验证。通过观察实际测试信号以及利用 ADAMS 进行的动力学仿真结果,确定落锤冲击试验台存在的设计缺陷;针对存在的结构缺陷对落锤进行结构优化;再对优化后的落锤进行实际测试验证与仿真验证。结果表明,优化后的落锤既提高了工作可靠性,也保证了检测结果误差较小,测试结果可靠。     

基于现场可编程门阵列技术的遥测数据处理接口设计方法研究

在遥测系统中,接收设备多采用了PCI总线标准接口,该接口具有数据传输速率高的特点,但是PCI总线的速度和接收设备的数据传输速度不匹配。主要探讨了如何利用FPGA可编程芯片,采用Verilog HDL标准硬件描述语言,实现PCI总线对遥测系统中的数据接收设备的读取接口模块设计。     

Real-time Parallel Processing System Design and Implementation for Underwater Acoustic Communication Based on Multiple Processors

ADSP-TS101 is a high performance DSP with good properties of parallel processing and high speed. According to the real-time processing requirements of underwater acoustic communication algorithms, a real-time parallel processing system with multi-channel synchronous sample, which is composed of multiple ADSP-TS101s, is designed and carried out. For the hardware design, field programmable gate array （FPGA） logical control is adopted for the design of multi-channel synchronous sample module and cluster/data flow associated pin connection mode is adopted for multiprocessing parallel processing configuration respectively： And the software is optimized by two kinds of communication ways： broadcast writing way through shared bus and point-to-point way through link ports. Through the whole system installation, connective debugging, and experiments in a lake, the results show that the real-time parallel processing system has good stability and real-time processing capability and meets the technical design requirements of real-time processing.     

海战仿真想定的数据框架研究

为保证海战仿真系统能够有效运行,建立海战仿真想定的数据框架。阐述想定描述的W~5原则,分析想定数据框架的建立需求;围绕想定描述W~5原则对仿真想定进行要素分类,建立了海战仿真想定的数据框架;对框架中各部分内容进行提取与设计,并利用XML语言实现了海战仿真想定的描述。应用结果表明,该框架能为各类面向海上作战的仿真想定提供快速数据支持。     

FlexRay总线物理层应用解析

FlexRay总线作为一种高速率、冗余总线,有着广阔的应用前景。为了让FlexRay总线开发者能设计出性能优异的FlexRay总线系统,对FlexRay总线设计的关键点包括：电缆与连接器选型、接口电路设计、组网技术,通过列表法对关键选型参数进行了论述,以便设计者能快速开发出满足FlexRay总线物理层协议的总线系统。     

一种基于FPGA 的PCIe 总线及其DMA 的设计方法

为实现PCIe总线的DMA功能,根据Xilinx的PCIe IP核以及相关参考例程,介绍一种PCIe总线及其DMA功能的设计方法。硬件验证与测试表明:该设计具有较高的带宽,DMA读、写带宽可分别达到554 MB/s和881 MB/s,目前已在实际工程中尤其是在高速数据采集系统中得到广泛应用。     

高速弹载记录仪存储技术研究

针对弹载记录仪中NAND型Flash在负延时记录时写入速度低和可靠性差的问题,提出一种新型高速负延时存储方法。在研究NAND型Flash存储器存储介质访问原理的基础上,采用当前成熟的高速率流水线存储技术,设计了一种单通道双控制总线的高速存储结构,解决了当前具有负延时的弹载记录仪存储速度的瓶颈问题。以 SOPC技术为基础,将整个控制系统构建在单片 FPGA上提高可靠性。试验结果验证了该存储体系结构单通道写入速度可达最高理论值40 MB／s,负延时容量、存储总容量根据要求可设置。     

USB2.0通信接口的设计

SB2.0通信接口电路采用两个电阻作抗阻匹配,其CY7C68013芯片内部集成电路用以模拟USB设备断连,上电运行时须将固件程序读入内部RAM中.USB驱动程序设计采用USB总线和功能驱动程序设计,USB固件程序采用C51语言编写,分别由操作系统与设备开发者提供.     

基于USB与FPGA的多路总线通信接口的设计与实现

介绍了一种基于USB2.0控制器与FPGA的双向多路总线通信接口的设计与实现.通过利用FPGA对多个总线接口进行控制,并利用CY7C68013 USB2.0控制器的Slave FIFO从机方式实现多路FIFO的快速读写,完成了不同总线接口的双向数据通信.HDL设计仿真结果表明该方案具有集成度高、功能完善、转换速度快、应用灵活等优点,目前已经成功应用于国家重点科技项目子午工程探空火箭地面检测设备中.     

基于Vx Works操作系统及MAX—651模块的MIC总线驱动程序的设计

MIC总线是一种具有高可靠性的现场控制总线.车辆综合电子演示系统采用MIC总线进行整车电源分配及控制管理.该文介绍了基于VxWorks实时操作系统及MAX—651MIC模块的MIC总线驱动程序的设计,系统的实际运行表明程序开发是成功的,满足了系统对实时性的要求.