微处理器基于功能覆盖率的伪随机验证方法

本文提出了一种基于功能覆盖率的伪随机验证方法,该方法能根据功能覆盖率的反馈自动生成测试向量进行测试,能提高验证的效率和质量,缩短设计时间,降低验证成本。     

基于动态伪随机技术的微处理器验证

通过分析现有微处理器验证方案的不足,提出了一种以功能覆盖率为参考条件的动态伪随机验证方法。实验结果表明,与传统验证手段相比,该方法在仿真时间相同的情况下,条件覆盖率平均提高了13％;在测试指令数目相同的情况下,条件覆盖率平均提高了20％。     

基于验证库的微处理器指令集验证方法

指令集作为微处理器软件和硬件的分界线在计算机体系结构中占有重要地位。测试程序自动生成（RTPG）是微处理器指令集验证的主要方法之一。该文比较目前主流的RTPG技术和验证策略,提出基于验证库的随机测试程序生成工具。使用通用脚本语言开发验证库和测试程序模板,针对不同验证阶段生成高质量的测试程序。测试结果表明,该方法实现简单,能达到较好的验证效果。     

微处理器功能验证方法研究

微处理器验证是微处理器设计的关键环节。该文探讨了微处理器模拟、硬件仿真、形式验证等方法的原理、特点和适用场合,提出了进行多层次微处理器功能验证的总体思路。     

微处理器功能验证程序生成

根据指令集构造的指令功能、语法格式和语义要求,建立了微处理器指令类型集合和指令操作数集合;以此为基础,为每个指令类型集合构建一个指令生成模型.根据指令生成模型、验证计划等创建微处理器功能验证程序模板,并结合微处理器流水线状态控制部件的有限状态机的基本状态转移路径,提出一种指令序列的功能验证方法.根据程序模板实现功能验证程序伪随机生成.实验结果表明：采用该方法可以高效生成功能覆盖率高、仿真时间短的RISC3200功能验证程序.     

微处理器随机测试程序生成器

CRTPG(Constraint-based Random Test Program Generator)是一个基于约束的随机测试程序生成器。它采用约束满足(Constraint Satisfaction)的方法来产生满足不同测试需求的随机测试程序,用于微处理器的功能验证。详尽描述了CRTPG的结构和基于约束的随机测试程序生成方法,特别是利用分层的CSP约束网络实现了程序结构的控制。     

TURBO51嵌入式微处理器功能验证

首先介绍了TURBO51嵌入式微处理器的基于分支预测和动态执行结构设计与设计背景及目前验证的发展状况,即形式验证、模拟仿真和硬件加速仿真, 然后介绍了TURBO51设计验证所采用的步骤和每个阶段的任务及通过准则,即首先同步定义文档功能时序设计及验证策略,再进行RTL仿真并达到覆盖率和代码检查并给出覆盖率结果,然后进行FPGA验证,最后进行门级仿真.给出了错误的累计过程,显示TURBO51的设计验证中错误收敛快,在RTL仿真前已排除大部分严重错误,FPGA验证前已排除全部严重错误和99%的其它错误,确保了TURBO51的一次流片成功.但另一方面,在验证中使用配置约束的自动随机指令序列还需加强.     

微处理器功能验证的模拟加速方法

复杂微处理器的功能验证是当前主要的设计瓶颈．为提高验证效率,提出了自验证和混合模型模拟两种模拟加速方法．前者通过实现验证流程的自动化来提高验证效率,其有效性正比于激励空间的规模,反比于单个向量的平均模拟时间;后者则通过模拟不同抽象层次子模块模型组成的系统,将全芯片网表的验证时间从子模块数的指数关系降低到线性关系．该方法的有效性和可行性在32位处理器的设计实践中得到了验证．     

一种基于Simics的兼容微处理器系统级验证平台

高性能微处理器复杂度不断增大,验证也变得更为复杂,已成为设计过程中的瓶颈。文章就兼容微处理器的验证,提出了基于Simics构建系统级验证平台的一种设计方法。通过自行开发的控制模块把Simics提供的ISS(InstructionLevelSimulator)和相关的存储器模型、外围设备与外部仿真器相连构建了一个验证系统平台。在这个平台中Simics支持的处理器作为待验证兼容处理器的参考模型,测试使用的激励来自真实的操作系统和应用程序,自动比较运行结果。借助于Simics的快速仿真速度和现场恢复能力,该平台可大大加快验证速度。     

通用处理器设计中硬件仿真验证

基于动态的RTL仿真依然是验证超大规模集成电路的主要方法。在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈,通常的解决方案是使用FPGA进行硬件的物理原型仿真,使用FPGA可以在较短的时间内测试大量的测试向量,但是使用FPGA物理原型验证的可调试很差。针对这一主要问题,提出了三级的层次化仿真验证环境,使用硬件仿真器的仿真加速作为中间层的解决方案,即可以提高仿真速度,也提供了良好的调试环境。同时针对大规模设计多片FPGA逻辑划分提出了改进的K—L算法,优化了FPGA的利用率和片间五连。     

一种基于可重用激励发生机制的SoC验证平台

在系统芯片的设计中,传统的激励发生机制耗费人工多且难以重用,严重影响了仿真验证的效率。针对此问题,构建了一种基于可重用激励发生机制的虚拟SoC验证平台。该平台利用可重用的激励发生模块调用端口激励文件,仿真时将端口激励文件转换成对应于验证电路端口的时序信号。通过对通用同步/异步串行接收/发送器、中断及定时器等功能模块的验证,证明了激励发生机制具有较强的可观察性、可控制性及可重用性。验证结果分析表明,在验证不同的功能点时仅需修改固件及端口激励文件,使验证平台在重用时减少代码修改量,提高了灵活性和验证效率,缩短了系统芯片的验证时间。     

随机测试程序生成器研究

随机测试是微处理器设计过程的重要环节,按照一定原则生成的随机指令序列,能够构造出指令组合的各种情况,达到比较好的测试强度和较高的覆盖率。介绍了一种基于模拟器的动态随机测试程序生成器的实现机制,此生成器用多个状态机来抽象整个被测处理器的可能行为,具有简单和高效的特点。给出了测试的统计数据。随机测试生成器对清华大学具有自主知识产权的微处理器的测试过程中取得了良好的测试效果。     

Applying formal verification to the AAMP5 microprocessor: A case study in the industrial use of formal methods

Formal specification combined with mechanical verification is a promising approach for achieving the extremely high levels of assurance required of safety-critical digital systems. However, many questions remain regarding their use in practice: Can these techniques scale up to industrial systems, where are they likely to be useful, and how should industry go about incorporating them into practice? This paper discusses a project undertaken to answer some of these questions, the formal verification of the microcode in the AAMP5 microprocessor. This project consisted of formally specifying in the PVS language a Rockwell proprietary microprocessor at both the instruction-set and register-transfer levels and using the PVS theorem prover to show the microcode correctly implemented the instruction-level specification for a representative subset of instructions. Notable aspects of this project include the use of a formal specification language by practicing hardware and software engineers, the integration of traditional inspections with formal specifications, and the use of a mechanical theorem prover to verify a portion of a commercial, pipelined microprocessor that was not explicitly designed for formal verification.     

Microprocessor design verification

The verification of a microprocessor design has been accomplished using a mechanical theorem prover. This microprocessor, the FM8502, is a 32-bit general-purpose, von Neumann processor whose design-level (gate-level) specification has been verified with respect to its instruction-level specification. Both specifications were written in the Boyer—Moore logic, and the proof of correctness was carried out with the Boyer—Moore theorem prover.     

基于覆盖率模型的AMBA接口随机验证方法

AMBA协议是主流SoC(system-on-chip)片上总线的事实标准。结合龙芯1号AHB接口的验证,介绍了基于覆盖率模型的AMBA接口随机验证的系统架构,提出了AHB协议模型的定义方法,采用约束化随机向量对目标空间产生强化测试。该方法迅速定位了接口设计中隐蔽的问题,最终达到了100％的功能覆盖率。该方法能够有效地保证接口设计的质量,对互连协议的验证具有普适意义。     

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。     

并行程序验证的调度策略

针对形式化程序验证中的并行调度问题,提出了基于依赖集的算法。通过引入依赖图和依赖集概念,以形式化方式描述程序语句间的依赖关系,然后给出了从语法分析树构造依赖图和依赖集的算法;最后在此基础上设计了并行调度算法并应用于计算机辅助程序验证系统。实验结果表明,该方法具有较高的并行效率。