一个用于背板通信的24Gb/s高速自适应组合均衡器

本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器（Continuous Time Linear Equalizer,CTLE）和2抽头判决反馈均衡器（Decision Feedback Equalizer,DFE）的组合结构来消除信道码间干扰中的前标分量和后标分量.在设计中,CTLE采用双路均衡器结构补偿信道不同频率的损耗,减小了电路的面积和功耗;DFE采用半速率预处理结构来缓解传统DFE结构中关键反馈路径的时序限制,并采用模拟最小均方（Least Mean Square,LMS）算法电路控制DFE系数的自适应.电路采用IBM 0.13μm BiCMOS工艺设计并实现,测试结果表明对于经过18英寸背板后眼图完全闭合的24Gb/s的信号,均衡后的眼图水平张开度达到了0.81UI.整个均衡器芯片包括焊盘在内的芯片面积为0.78×0.8mm²,在3.3V的电源电压下,功耗为624mW.     

一种用于背板互连的10 Gbit/s接口电路

基于SMIC 40 nm CMOS工艺,提出了一种用于背板互连的10 Gbit/s I/O接口电路。该接口电路由前馈均衡器(FFE)、接收机前端放大器和判决反馈均衡器(DFE)组成。FFE对发射端信号进行预加重,DFE消除较大的残余码间干扰。重点分析了FFE和DFE在消除码间干扰时存在的问题。使用改进的FFE减少对发射端信号的衰减,保证信号到达接收端时具有较大幅度,实现接收机对信号的正确判决,降低系统的误码率。测试结果表明,系统数据率为10 Gbit/s,传输信道在Nyquist频率(即5 GHz)处的衰减为22.4 dB。在1.1 V电源电压下,判决器Slicer输入端信号眼图的眼高为198 mV,眼宽为83 ps。FFE的功耗为31 mW,接收机前端放大器的功耗为1.8 mW,DFE的功耗为5.4 mW。     

应用于10 Gbit/s光通信及背板传输的自适应均衡器设计

描述了一种既可用于背板传输也可用于光纤通信的高速串行收发器前端均衡器的设计。为适应光信号在传播中的色散效应,使用前馈均衡器(FFE)加判决反馈均衡器(DFE)的组合,取代了背板通信中常用的连续时间线性均衡器(CTLE)和DFE的组合。设计使用3 pre-tap、3 post-tap和1个main tap的抽头组合方式,兼顾pre-cursor和post-cursor的信号失真,有效补偿范围为15 dB。补偿系数采用完全自适应算法调整,对FFE采用模拟MSE算法调整,DFE引擎采用1/16速率数字sign-sign最小均方差(LMS)算法实现。芯片使用UMC 28 nm工艺流片,输入信号频率为10 Gbit/s。     

一种基于65 nm CMOS工艺的3抽头前馈均衡器

高速串行接口技术是当前高速数据传输的关键技术之一,而前馈均衡器(FFE)是高速串行接口中的重要模块电路。设计了一款工作在40 Gb/s、用于高速串口发送端的前馈均衡器;分析了FFE求和模块、延时模块对均衡效果的影响;采用LC网络作为延时单元,并通过设计闭环反馈控制来控制延时时间,解决了高速均衡电路的延时实现问题。电路采用TSMC 65 nm CMOS工艺进行设计和仿真,后仿真结果表明,在40 Gb/s数据传输时,该3抽头FFE电路具有20 dB的均衡能力;在TT_27 ℃工艺角、1.0 V电源电压下,电路功耗为51.52 mW。     

稀疏多径信道的T/2间隔CFE均衡器研究

完全反馈均衡器(Complete Feedback Equalizer, CFE)是判决反馈均衡器(DFE)的改进。该文提出了一种T/2分数间隔稀疏CFE(T/2 Sparse CFE, T/2-SCFE)结构,以避免接收机对于符号定时误差的敏感性,并有效利用长时延扩展多径信道的稀疏性来降低均衡器的复杂度。理论分析与基于实测信道的计算机仿真表明, T/2-SCFE均衡器对符号定时误差保持了稳健性,总体性能优于符号间隔CFE及分数间隔DFE。     

提高数字电视接收机中均衡器性能的设计

对于减少基于残留边带调制(VSB)的数字电视(DTV)接收机的符号间干扰(ISI),判决反馈均衡器(DFE)是一种简单而有效的方案.但这种方案受到了误差传播的影响.为减少误差传播,从判决错误的产生、传播及抽头权值3方面入手改进相关算法,以增强其抵抗误差传播的能力.仿真结果表明,使用改进算法后,大大减少了误差传播的影响,提高了均衡器的性能.     

用于PMD补偿的判决反馈均衡器的结构研究

文章采用自适应均衡技术对偏振模色散(PMD)进行补偿,给出了判决反馈均衡器(DFE)结构,通过对前向均衡器(FFE)部分的改进,得到了适用于高速光纤通信系统的行波滤波器(TWF)及折叠级联的TWF结构,最后通过ADS仿真软件,得到了系统S参数仿真结果.     

2.5Gb/s光纤通信系统的电色散补偿技术研究

介绍了逐渐受到更多关注的高速光纤通信系统的电色散补偿(EDC)技术.我们将研究对象放在了采用啁啾DFB激光器、直接调制方式的2.5Gb/s高速光纤通信系统,通过仿真得到:啁啾系数为2的DFB激光器传输400km后经过8抽头判决反馈均衡器处理可有效地消除色散导致的码间干扰.     

利用确定性信道盲估计改善DFE均衡器的收敛特性

针对一种全盲的判决反馈均衡器(DFE)进行研究,它对快速时变信道的均衡非常有效。利用基于二阶统计量(SOS)的子空间法来得到关于信道系数的确定性估计,然后利用这个估计值求出DFE抽头系数在MMSE意义上的最优解,以此进行DFE的初始化。相比传统的利用周期性训练序列初始化DFE的方法,文章提出的方法不仅节省了带宽资源,而且对于信道的突发性时变能够自适应地重新初始化,从而避免了DFE均衡器的病态收敛。     

无人机数据链判决反馈均衡器的FPGA实现

从无人机数据链的需求出发,使用现场可编程门阵列(FPGA)实现判决反馈均衡器(DFE),以消除无人机数据链中的码间干扰。文中利用System Generator对判决反馈均衡器进行建模,将模型转换为硬件,并通过硬件协调仿真在Xilinx virtex5 XC5VSX50T芯片上验证。仿真结果表明,在不同信道条件下,判决反馈均衡器能很好地克服码间干扰,适用于无人机信道。本文为无人机高速数据链均衡器的实现打下基础。     

衰落多径信道判决反馈均衡器理论性能和测量性能

判决反馈均衡是新近研制的四重分集对流层散射调制解调的基础,在通过99％信号能量的15MHz带宽内,它能够以高达12.6Mbit/s(兆比特每秒)的数据率工作。本文推导了一种计算平均比特误差率(ABER)的理论方法,其中考虑了由于多径传输引起符号间干扰的影响和判决反馈均衡器是使用有限长度的横截滤波器来实现的。忽略符号间干扰影响的计算结果是一下限,利用这一下限我们就能评价一个特定的判决反馈均衡结构改善符号间干扰所付出的代价。文章对有三个抽头的前向滤波器而抽头间隔等于符号间隔一半的判决反馈均衡器结构进行了计算。给出了数据率从1.5到12.6Mbit/s和很宽范围的多径统计条件下,三抽头前向滤波器判决反馈均衡通过衰落信道模拟器试验得到的测量性能。这种判决反馈均衡器(DFE)形式的结果表明:(1)在计算的和测量的ABER之间是极其一致的;(2)当2σ多径展宽近似地小于数据符号间隔的一半时,改善符号间干扰所付的代价很小;(3)在多径展宽的数值最大达到数据符号间隔的二倍时,亦能成功地工作。在本文的续篇中,介绍了DFE调制解调的野外试验结果,这些活生生的线路试验结果与本文介绍的计算数据和模拟器的测量数据都是一致的。     

12.5Gb/s 0.18μm CMOS时钟与数据恢复电路设计

采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器(PFD)、四级环形压控振荡器(VCO)、V/I转换器、低通滤波器(LPF)、1:2分接器等模块,其中PFD采用一种新型半速率的数据采样时钟型结构,能提高工作速率达到12.5 Gb/s.芯片测试结果显示,在1.8V的工作电压下,VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s、长度为231-1的伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2.     

A 6.25 Gb/s equalizer in 0.18μm CMOS technology for high-speed SerDes

This paper presents a 0.18μm CMOS 6.25 Gb/s equalizer for high speed backplane communication. The proposed equalizer is a combined one consisting of a one-tap feed-forward equalizer （FFE） and a two-tap half-rate decision feedback equalizer （DFE） in order to cancel both pre-cursor and post-cursor ISI. By employing an active-inductive peaking circuit for the delay line, the bandwidth of the FFE is increased and the area cost is minimized. CML-based circuits such as DFFs, summers and multiplexes all help to improve the speed of DFEs. Measurement results illustrate that the equalizer operates well when equalizing 6.25 Gb/s data is passed over a 30-inch channel with a loss of 22 dB and consumes 55.8 mW with the supply voltage of 1.8 V. The overall chip area including pads is 0.3 × 0.5 mm^2.     

一种25Gbit/s CMOS判决反馈均衡器设计

为满足高速光通信系统的应用，基于标准40 nm CMOS工艺设计了一款25 Gbit/s判决反馈均衡器(DFE)电路，采用半速率结构以降低反馈路径的时序要求。主体电路由加法器、D触发器、多路复用器和缓冲器组成，为了满足25 Gbit/s高速信号的工作需求，采用电流模逻辑(CML)进行设计。经过版图设计和工艺角后仿验证，该DFE实现了在25 Gbit/s的速率下可靠工作，能提供10 dB的均衡增益，峰-峰差分输出电压摆幅约为950 mV,眼图的垂直和水平张开度均大于0.9 UI,输出抖动小于3 ps,在1.1 V的电源电压下功耗为12.5 mW,芯片版图的面积为0.633 mm×0.449 mm。     

基于多模算法的判决反馈均衡器

研究了基于MMA/GMMA(多模算法/通用多模算法)全数字QAM接收机中DFE(判决反馈均衡器)的设计.此均衡器首先工作于MMMGMMA模式,当均衡器输出的误差足够小时,切换到判决反馈模式.通过大量仿真可以看出,该均衡器能够达到较好的性能.     

一种6.25 Gb/s模拟自适应均衡器的设计

采用标准0.18 μm CMOS工艺,设计了一种速率达6.25 Gb/s的自适应模拟均衡器。均衡滤波器单元采用一种改进的有源负反馈结构,增加了高频补偿带宽和补偿范围。自适应回路具有自适应检测功能,能够根据不同的信道损耗产生不同的控制电压,用于调整均衡滤波器,进行高频补偿。对于标准的FR-4印刷电路板,在4 GHz处,该均衡器能够补偿高达16.97~24.87 dB的轨线损耗,可以有效减小非理想信道引起的码间串扰,并降低误码率。仿真结果表明,电路工作正常,经过FR-4线畸变的6.25 Gb/s伪随机信号通过均衡器后的峰峰值抖动小于0.3 UI。     

活动抽头均衡器的原理和实现

本文提出了一种全新的均衡器——活动抽头均衡器.这种均衡器利用高效的信道估计算法,计算出所有多径的时延和幅度,进而只保留少量的工作抽头.结果表明,它比传统均衡器大大节省了资源,并且在性能上也有显著提高.     

10 Gb/s多模光纤以太网中电均衡器的研究

在传统多模光纤上以10 Gb/s传输数据时,由于多模光纤中的模式色散,会造成很大的码间干扰.电均衡技术可以有效地补偿模式色散,减小码间干扰.基于10GBASE-LRM标准中的多模光纤系统模型,分析了该系统下的系统响应的统计特性,并估计了判决反馈均衡器的抽头数,研究了均衡器对OM1多模光纤系统的均衡效果和对系统误码率的改善.     

基于FPGA的分数间隔预测判决反馈均衡器的设计与实现

针对高阶QAM信号,本文设计实现了一种基于FPGA的分数间隔预测判决反馈均衡器.前向滤波器采用分数间隔结构,反馈部分采用预测结构,仍保持符号速率.该均衡器充分结合了分数间隔均衡器与预测判决反馈均衡器的优势,能够消除由深衰落信道引起的严重码间干扰.同时,该均衡器采用简化后的双模式多模算法独立优化前向、反馈滤波器,简化算法...     

数字微波通信在多径衰落下的自适应判决反馈均衡与VA判决的模拟

从现有模拟通信过渡到数字通信,视距微波的数字化以传送四次群或两个三次群为宜。但由于视距微波多径传输效应,形成频率选择性衰落;因此在高码率传输中,必须采用适当的方法来克服多径衰落引起的码间干扰。本文对140Mbit/s和34Mbit/s的4PSK和8PSK数字微波系统进行了计算机模拟。模拟计算证明采用自适应判决反馈均衡器(DFE)或VA判决均衡器(简称VA判决)均能大大减少码间干扰,使误码率得到明显改善;在一般深衰落下使通信不致中断。