宽带数字下变频的采样率变换模块的FPGA实现

提出了一种改进的多相滤波方法,通过多相内插后的直接抽取,可完成宽带信号任意分数倍的采样率变换.经过分析,重采样造成的误差并不影响信号的质量.最后合理分配FPGA资源,在FPGA上实现了采样率变换模块.     

一种时延设计方法与DSP实现

多径时延是信道模拟中一个重要的研究技术指标.介绍一种采用内插和抽取技术实现高精度的延时处理算法.采用D倍内插,经过内插滤波器将输入信号的采样率提高到原来的D倍后,提高了采样精度.结合样点延迟时间进行内插后信号的D倍抽取操作,通过只对未被抽取信号才进行DSP运算的优化算法,使得DSP运行周期减少并达到实验要求.结果证明了该方法的可行性.     

多速率转换信号频谱研究

在现有工作的基础上利用傅里叶变换的定义,推导了整数倍抽取和整数倍零值内插后信号的频谱,并结合仿真实验验证了抽取和零值内插对信号频谱的影响,通过大量的仿真实验分析说明了多速率转换应注意的问题。     

宽带分数延时滤波器的优化设计及FPGA实现

提出了一种可变分数延时宽带数字滤波器的优化设计方法,该方法首先采用内插的方法提高采样率,降低信号的归一化带,再采用Farrow结构来实现分数延时,通过抽取,恢复信号的初始采样率.其实现形式采用基于多相滤波的级联结构,使得内插和抽取相互抵消,降低滤波器的阶数,提高运算效率.采用基于FPGA的并行分布式算法,设计利用了器件的结构特点以及与器件特性独立的2种方法,在时域实现了高速、高阶的宽带分数延时滤波器,并在Altera Stratix FPGA上进行了仿真验证,最高工作频率分别为184 MHz和119 MHz.     

宽带分数抽取数字下变频设计

在雷达宽带接收系统中,数字中频接收采样率的选择要受限于射频系统的整体设计架构,信号处理系统需要的基带信号数据率可能无法通过对采样信号进行整数抽取获得。针对宽带系统采样率高、数字下变频采用并行多相滤波算法结构、基带信号由多个并行支路组成的特点,以及FPGA处理速率的限制,宽带信号分数抽取运算通常只能采用并行多相方式实现。在宽带数字下变频并行多路基带信号的基础上,通过并行多相内插滤波和并行多相抽取滤波算法,不需要提高FPGA的处理时钟,实现对大带宽信号的分数抽取运算。     

多速率信号处理中的频谱研究

针对多速率信号处理中抽取和内插过程对信号频谱的影响进行研究,利用傅里叶变换对整数倍抽取和整数倍零值内插后的信号频谱进行了理论推导,得出抽取和内插后信号频谱的变化规律及避免频谱混叠的方法。通过仿真实验对整数倍抽取和整数倍零值内插后信号的频谱进行分析,验证了理论推导的正确性,最后说明了在多速率信号处理中应注意的问题。     

多模无线移动终端中的采样速率转换

采样速率转换是基于软件无线电思想的多模无线移动终端设计中的一项关键技术。有理数采样速率转换可以划分为整数倍和分数倍采样率转换。实现整数倍采样率转换可以采用时不变滤波器 ,然而实现分数倍采样率转换一般需要采用较复杂的时变滤波器。本文以实现整数倍抽取内插的CIC滤波器为基础 ,提出了一种实现分数倍采样率转换的时变CIC滤波结构。     

基于多相滤波结构的分数比采样率转换

带通信号的欠采样中,分数比采样率转换是一个颇费计算量的复杂过程。用低阶的线性内插会带来较大的镜像噪声。该文基于多相滤波的结构,按照最小运算量准则,综合处理分数比采样率转换中内插、滤波、抽取的运算过程,提出了三种高效的转换实现模式。文章比较了三种模式的计算效率,并给出典型信号的计算机仿真结果。     

基于权值约束变换误差的虚拟阵列波束形成

针对内插变换应用于波束形成时,适用角度范围受限的问题,提出了一种利用权值约束变换误差的改进算法.该方法将权值和变换误差约束为近似正交的关系,在虚拟阵列接收信号的协方差矩阵上加载变换误差协方差矩阵,改善了变换误差过大时波束形成性能下降的问题.仿真结果表明,改进后的算法应用于大角度内插变换波束形成时,在干扰处仍能形成稳定的较深的零点,增加了虚拟阵列波束形成的输出信干噪比（Signal to Interference and Noise Ratio,SINR）.与现有方法相比,该方法增加了内插变换应用于虚拟阵列波束形成时的适用角度范围,且能够补偿阵列本身带来的误差,计算复杂度较低.     

软件无线电中的非整数倍采样率转换研究

针对软件无线电接收机中的非整数倍采样率转换问题,本文首先从实现Ａ／Ｂ倍采样率转换出发,介绍了一种采用先Ｂ倍内插再Ａ倍抽取来实现采样率转换的与之相应的内插滤波器的设计。其次,为实现任意非整数倍采样率转换,本文介绍了一种改进型采样率转换结构,并分析了该方法的转换精度以及降低复杂度的实现方法。     

Filter banks with rational decimation and interpolation rates

All existing uniform filter banks have integer decimation or interpolation rates. The article presents a novel polyphase-matrix-FFT structure that is capable of a rational conversion rate. This structure can combine sampling rate conversion and demultiplexing in multicarrier demodulators leading to a significant reduction in computation rates, especially for clock-synchronous systems.<>     

On the synthesis of very sharp decimators and interpolators using the frequency-response masking technique

Decimation and interpolation are very common multirate signal processing operations. Conventional decimation or interpolation technique using polyphase filters has the advantage that for a given transition-band sharpness, the filter's computational complexity decreases with increasing interpolation or decimation factor. Nevertheless, if the transition band of the decimation or interpolation filter is very sharp, the complexity of the filter may still be very high. The complexity of a very sharp filter may be reduced using the frequency-response masking (FRM) technique. However, as shown in this paper, for a given transition-band sharpness, the computational complexity of the classical FRM method does not reduce as rapidly as the increase in decimation or interpolation factor. In this paper, we present a novel variant of the FRM technique for interpolation or decimation application. In this new variant, the computational complexity reduces as rapidly as the interpolation or decimation factor increases. The reduction in computational complexity increases with decreasing transition width. Over an order of magnitude reduction in computational complexity is achieved when compared with conventional polyphase approach in a particular example presented in this paper.     

Sampling rate conversion systems using a new generalized form ofthe discrete Fourier transform

A recursive factorization of the polynomial 1-z^N leads to an efficient algorithm for the computation of the discrete Fourier transform (DFT) and the cyclic convolution. The paper introduces a new recursive polynomial factorization of the polynomial when N is highly composite. The factorization is used to define a generalized form of the DFT and to derive an efficient algorithm for the computation. The generalized form of the DFT is shown to be closely related to the polyphase decomposition of a sequence, and is applied for the design of sampling rate conversion systems, it gives not only alternative derivations for the polyphase interpolation and the polyphase decimation by an integer factor, but also a new sampling rate conversion system by a rational factor, which is more efficient than the known rational polyphase implementation when the filter length is large     

抽样率转换的分数阶Fourier域分析

为了节省计算量及存储空间,在一个信号处理系统中常常需要不同的抽样率及其相互之间的转换.而在分数阶Fourier域中分析信号完全可用较低的抽样频率来抽样(低于Nyquist抽样率),这就意味着建立在频域上的传统抽样率转换理论将不再适用.本文将建立在Fourier变换(频域)上的传统抽样率转换理论推广到了分数阶Fourier域,通过研究时域抽取和零值内插操作在分数阶Fourier域的表示及其含义,导出了基于分数阶Fourier变换的有理分数倍抽样率转换理论.可以看到,将分数阶Fourier变换的变换阶数取为π/2,便得到了与传统频域多抽样率理论完全一致的结果.最后,本文通过仿真对导出的分数阶Fourier域多抽样率理论进行了验证.     

Application of filter sharpening to cascaded integrator-combdecimation filters

A new architecture for the implementation of high-order decimation filters is described. It combines the cascaded integrator-comb (CIC) multirate filter structure with filter sharpening techniques to improve the filter's passband response. This allows the first-stage CIC decimation filter to be followed by a fixed-coefficient second-stage filter, rather than a programmable filter, thereby achieving a significant hardware reduction over existing approaches. Furthermore, the use of fixed-coefficient filters in place of programmable-coefficient filters improves the overall throughput rate. The resulting architecture is well suited for single-chip VLSI implementation with very high data-sample rates. We discuss an example with specifications suitable for use in a wideband satellite communication subband tuner system and for signal analysis     

数字信道化IFM接收技术研究

针对宽带数字信号侦察问题,首先推导了一种实信号数字信道化接收机的高效结构,便于实现高倍抽取,接着将信号检测与瞬时测频技术应用于该结构中,推导了将瞬时测频用于此结构时的条件。针对跨信道信号的处理问题,提出了一种改进的滤波器组排列方法,通过滤波器组通带重叠的方式来处理跨信道信号,该方法在信号带宽较窄时能较好地处理跨信道信号。仿真结果表明,所设计的系统具有良好的性能,对跨信道信号有较好的处理效果。     

超宽带SAR改进平面子孔径成像算法

本文提出了一种用于机载叶簇穿透(FOPEN)超宽带合成孔径雷达(UWB-SAR)的改进平面子孔径处理(PSAP)成像算法。分析了适用于UWB—SAR的PSAP算法的推导过程,提出了一种新的梯形(keystone)变换,结合本文提出的用线性调频z变换(CZT)和傅立叶反变换(IFFT)实现梯度变换和极坐标的变换中的插值运算,大大降低了插值运算所需的运算量,提高了成像质量。分析了子孔径划分的条件。通过计算机仿真,验证了算法的有效性。     

一种用于A/D或D/A过采样转换器的数字滤波器

介绍一种可用于语音处理的低功耗、高速率的抽取和内插数字滤波器的集成电路设计方法.设计中充分降低了硬件复杂度,提高了硬件利用效率.数字滤波的核心运算在乘加运算功能块内进行,节省了硬件耗费,并改变了内存寻址方式,降低了功耗.     

复信号多相滤波器的无盲区算法与FPGA设计

信道化和抽取技术是宽带数字信道化接收机中的关键技术。针对这一问题,首先分析了复信号多相滤波器无盲区算法及其数学模型,实现信号的全概率捕获。根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,利用可定制模块和时序的配合完成了延迟和抽取功能;乘加单元完成多相分量的滤波运算;专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法区别于一般旋转开关方法,能够实现信道数不等于抽取倍数的延迟和抽取．