基于可重构SoC电路的验证和应用

文章介绍了一款新型可重构SoC电路,较详细地描述了它的内部结构和特点,并制定应用方案,分别重构SPI和DDS模块,对该电路进行验证.应用方案中,利用SPI与VS1003连接,通过该SPI接口控制并发送歌曲数据给VS1003,VS1003对数据进行解码处理,最后驱动功放播放歌曲.利用DDS模块产生信号数据,经过D/A转换...     

嵌入式可重构系统芯片的硬件验证平台设计

提出一种新的基于嵌入武可重构系统芯片的视频解码方案,采用了软硬件协同验证的方法.设计了相应的硬件验证平台,验证了H.264解码算法在可重构处理器上的可实现性.     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

基于联合处理的硬件可重构SDR平台

随着移动通信领域出现了多个不同的标准,尤其是3G时代的到来,不同标准的终端之间的互联互通问题日益突出。本文利用联合处理的方法,提出了硬件可重构的软件无线电平台,通过改变系统的特性来快速适应不同的通信体制。这一平台通过在三个维度上应用联合处理方法：处理手段上的软硬件联合处理;处理域上射频、中频和基带联合检测与识别;在功能分类上的传输、接入、安全、重构四种功能合作。这一平台基于现有技术的水平,高效的实现了包含射频前端在内的多种通信体制的可重构。     

基于SoC的可重构短波功放数字预失真线性化

在对功率放大器的非线性放大特性研究的基础上,提出了在SoC为核心的硬件平台上对短波功放进行可重构预失真线性化的方法。文章重点对改进型Hammerstein 模型进行了改进,修改后的模型不仅在硬件上易于实现,而且具备模式切换功能,可以根据需求选择不同的有记忆模型或无记忆模型。实验结果证实了修改后的模型能有效地抑制短波功放的带外寄生辐射。提出的基于SoC 硬件平台的预失真线性化实现方案可以很方便地实现各种不同的预失真非线性模型,节省系统硬件资源,具有重要的工程实际应用价值。     

基于SoC平台的AHB总线系统研究

针对SoC设计中的IP核复用问题提出了一种基于平台的解决办法。传统方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口,但是这种方法设计效率较低,不便将模块有效地嵌入SoC平台。新的方法是基于ARMSoC通用平台设计寄存器总线标准接口,这种设计使整个系统的结构清晰,设计好的寄存器总线接口可增强系统的通用性,增强了系统中功能模块的可移植性。     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

基于ARM嵌入式平台的X86译码SoC架构设计

二进制翻译技术是代码移植技术中的一种重要技术.针对二进制翻译的应用,提出在ARM嵌入式平台下实现X86 to ARM二进制翻译系统.通过对ARM嵌入式平台的研究,介绍二进制翻译模块的功能,着重论述SoC架构的设计,并分析Multi-layer总线结构的特点及优化.该SoC系统实现了将部分X86指令翻译为ARM指令并由ARM处理器执行目标代码的功能.该设计为在硬件上实现二进制翻译提供了参考.     

Hardware Supported Task Scheduling on Dynamically Reconfigurable SoC Architectures

Dynamically reconfigurable system-on-a-chip (RSoC) technology features embedded microprocessors that are dispersed on the same die with significant amounts of programmable logic fabric. In this paper, we present a strategy to solve the recently emerging problem of how to utilize the flexible but still limited RSoC resources in an effective manner for a multi-task application. The major contribution of this paper is the development of a dynamic task scheduling algorithm that can be implemented in fixed or reconfigurable hardware that will perform the online scheduling of task systems onto the RSoC type architecture. The results from extensive simulations demonstrate the benefits of the proposed dynamic scheduling approach as compared with that of other static scheduling techniques taken from the technical literature.      

基于SoC的多系统卫星导航信号处理平台研究

通过对多系统卫星导航在时间基准、信号处理及坐标基准等方面的兼容性研究分析， 设计了一种基于 SoC 架构的多系统卫星导航信号处理平台方案。方案充分利用不同导航系统的互操作兼容特性，通过软硬结合、硬件共享降低了平台复杂度，并达到性能提升、功耗降低、成本降低的目的，以提供精确、安全的导航定位服务。     

Prototyping Multiprocessor System-on-Chip Applications: A Platform-Based Approach

Multiprocessor system-on-chip designers face challenges during prototyping, when there is a real need for methods and tools that can easily map applications onto different architectures without tedious redesigning. Such methods and tools must also ensure rapid validation. A new MPSoC prototyping and validation approach uses the Posix 1003 1.C API standard and a reconfigurable multiprocessor hardware platform for fast prototyping of Posix-based applications.     

基于RVM的层次化SoC芯片验证平台设计及应用

本文以SIM卡控制模块的功能验证为例,介绍了运用Synopsys Vera验证工具以及RVM验证方法学快速高效地搭建高质量验证平台的方法。文中详细介绍了RVM验证方法学以及RVM验证平台的结构。     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

基于SPARC V8 SoC平台家庭网关设计

本文以家庭网络开发为背景,利用SPARCV8SoC平台搭建家庭网关系统,实现家庭网络与INTERNET连接。     

一种数模混合SoC的系统级后仿真验证平台

针对传统大规模数模混合SoC后仿真验证过慢的问题,提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具,在传统Verilog-cdl后仿真验证平台的基础上,将原本网表中耗时长的模块用Verilog模型替换,使用Verilog-cdl-Verilog仿真方法,明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计三个方面详述了仿真平台的设计流程,并通过指令集功能的仿真实现,证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。     

基于国产SoPC平台的外部总线的设计与实现

可重构的SoC(system-on-a-chip)是嵌入式系统发展的一个重要方向,它不仅可以达到较高的性能而且更加的灵活.介绍了一种国产的SoPC(System on a Programmable Chip)平台,并基于此平台提出了一种用于重构计算的外部总线结构.通过该总线,可以通过改变不同的IP(intellectual property)核来组成新的系统.同时回顾总结了部分动态可重构的步骤并完成了一个完整的系统,最后给出了可重构系统的测试结果.     

面向SoC开发的协同验证平台的实现方法

首先分析SoC设计中验证存在的一些问题，并在针对性地解决这些问题的基础提出了一种协同验证技术，该技术是现在SoC开发工程师关注的重点之一，在未来的设计中占据重要的地位。所以发展一种基于该技术的综合验证平台变得极为必要。重点是在此基础上讨论Summit设计公司的协同验证平台Virtual—CPU（V—CPU）验证方法的具体实现。     

基于ARCA3 CPU的嵌入式SoC的FPGA原型验证

基于FPGA的验证是SoC功能验证的有效途径,建立一个基于FPGA的原型验证系统已成为SoC验证的重要方法.ARCA3是一种高性能、低功耗,国产的嵌入式微处理器.在ARCA3和AMBA架构上集成存储器控制器等IP核和外设,构建一个嵌入式SoC,并在FPGA上实现SoC的原型验证系统和软硬件协同验证环境.在FPGA原型机上运行Bootloader和操作系统,验证整个系统硬件的可操作性和软硬件之间的交互.基于FPGA的原型验证系统的实现可以快速验证基于ARCA3的各种抽象层次的IP核和开发基于ARCA3的软件应用.     

基于SoC平台的H.264解码器IP核设计

介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H．264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分．对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视额压缩标准．如MPEG-2。最后实现了这个设计,并给出了实验结果。