BES III触发系统与TOF读出电子学系统控制信号的远距离传输

介绍了BES Ⅲ改造工程中主触发系统与飞行时间计数器电子学系统之间的控制命令以及状态信号的远距离同步传输问题的解决方案。该电路基于高速光纤传输,采用现场可编程门阵列芯片和专用芯片,具备自动纠错和从错误中自动恢复的能力,设计可靠、灵活,通过测试证明符合北京谱仪的需求。     

BES-Ⅲ TOF子触发系统中高速数据传输的实现

升级中的北京正负电子对撞机谱仪的飞行时间计数器触发子系统,需进行大量高速数据的吞吐:在41.7MHz的同步时钟控制下从前端读出电子学接收368路快时间击中信号,并向主触发逻辑实时发送4位击中数信息、3位背对背信息,向径迹配对逻辑实时发送136位位置信息,且每16个事例须向DAQ系统提供所有有效事例的数据包.以供离线分析.在该系统的研制中,我们分别或同时利用并串,串并转换、光纤、LVDS、VME总线等不同层面的技术手段实现了不同对象的触发判选信息的传递,本文对此进行了详细介绍.     

BESⅢ Muon鉴别器前端电子学读出系统

本文介绍了BESSⅢ Muon前端电子学读出系统的结构,详细说明了依据菊花链方式的前端板和基于USB的读出板的设计和实现方法.该系统中较多地采用了FPGA技术,极大地降低了系统的复杂程度和建造成本.文章最后介绍了系统的自检方式,并给出了该系统在北京高能物理研究所谱仪大厅内的宇宙线测试结果,论证了系统的可靠性.     

基于LVDS技术的高密度信号同步传输在BESIII TOF触发子系统中的实现

在北京谱仪BESIII升级改造工程TOF触发子系统的设计中,提出了采用LVDS电平扇出触发处理结果的方案,以获得足够的驱动以及抗干扰能力.考虑到传输数据量非常大,为了节省空间以及提供传输效率,决定引入并串/串并转换传输技术并设计了相应的接收板对其进行深入研究.通过结合FPGA中FIFO的同步功能设计,成功实现了多通道LVDS并串/串并转换传输的同步接收,从而在一个9U VME背板总线后插数据传输模块上完成了全部TOF触发处理结果的高密度同步输出.同时也为复杂仪器系统中高速大量数据的实时同步传输和接收提供了一个可靠且高效的解决方案.     

BESⅢ TOF前端读出电子学模块测试控制及分析软件系统的设计

为配合BEPCⅡ(Beijing Electron Positron Collider,即北京正负电子对撞机)的改造,目前北京谱仪(Beijing Spectrometer,简称 BES)正在进行第三期升级改造工程,称为BESⅢ.改造后的BESⅢ将大幅度提高探测器性能.TOF(Time of Flight),即飞行时间计数器,是BESⅢ的重要子系统,其负责时间和电荷测量的前端电子学读出模块(Front End Eletronics Module,简称FEE)要求时间分辨率好于25ps,电荷分辨率好于10bit.为了对FEE模块的性能进行测试,保证工程进度和质量,一个完备的测试控制/分析系统的建立是十分必要的.文章将简要论述其中测试控制及分析软件的设计.     

基于LVDS技术的高密度信号同步传输在BESⅢ TOF触发子系统中的实现

在北京谱仪BESⅢ升级改造工程TOF触发子系统的设计中,提出了采用LVDS电平扇出触发处理结果的方案,以获得足够的驱动以及抗干扰能力。考虑到传输数据量非常大,为了节省空间以及提供传输效率,决定引入并串/串并转换传输技术并设计了相应的接收板对其进行深入研究。通过结合FPGA中FIFO的同步功能设计,成功实现了多通道LVDS并串/串并转换传输的同步接收,从而在一个9U VME背板总线后插数据传输模块上完成了全部TOF触发处理结果的高密度同步输出。同时也为复杂仪器系统中高速大量数据的实时同步传输和接收提供了一个可靠且高效的解决方案。     

BESⅢ读出系统测试与研发中的前端电子学模拟

介绍了BESⅢ读出系统测试与研发中利用MVME2431单板计算机对前端电子学的模拟实现。叙述了BESⅢ前端电子学系统的功能及模拟其系统的目的;着重介绍模拟所采用的技术路线和实现办法,并对电子学模拟的整体性能进行了客观评估。     

BESⅢ触发系统径迹计数插件的设计与实现

本文介绍BESⅢ触发系统径迹计数插件的设计与实现.该插件实现128通道的径迹计数功能,并输出触发条件;插件支持VME总线的读写操作和CBLT在线数据读出;所有功能在FPGA中实现,并以流水线工作方式工作.具备通过VME总线在线加载FPGA的功能.经过测试,插件达到了预期的设计目标,并已应用到BESⅢ工程MDC宇宙线实验中.     

BESⅢ触发快控制系统的设计与实现

介绍北京谱仪上的快控制系统的研究与设计。快控制系统主要由6种VME模块组成,它完成系统时钟和快控制命令的扇出和读出状态信号的处理与报警功能。根据不同的要求信号分别使用光纤串行和LMDS标准的差分并行两种数据传送方式。主要逻辑用现场可编程的逻辑器件（FPGA）现,系统按照高速电路的设计要求设计。     

BESⅢ触发系统MDC子系统光纤发送插件设计

介绍了BESⅢ触发系统MDC子系统光纤发送插件的设计与测试.32通道的数据同步与展宽的实现由一片FPGA完成,基于RocketIO实现了1.75Gb/s波特率的串行数据光纤发送.文章给出了展竟电路和串行传输的测试结果.插件的设计达到了预期的设计目标.     

BESⅢMuon鉴别器电子学系统的VME控制／扇出插件的设计和测试

本文介绍了BESⅢMuon鉴别器读出电子学系统的VME控制/扇出插件的设计,其中包括插件的功能和结构,插件上FPGA逻辑的设计等.插件在制作和调试完成后,进行了相关功能和稳定性的测试.     

大亚湾中微子实验RPC电子学读出系统时钟分配插件的设计

介绍了大亚湾( Daya Bay)反应堆中微子振荡实验RPC探测器电子学系统中时钟分配插件的设计,包括了其硬件结构的设计和插件中FPGA芯片固件逻辑的设计.在制作和调试完成之后进行了相关功能和稳定性的测试.     

基于光纤信号传输的核电磁脉冲场探测仪的设计与实现

介绍了基于光纤信号传输的核电磁脉冲场探测仪的原理、设计研制及达到的技术性能指标。采用快速傅里叶变换技术,对核电磁脉冲信号进行频谱截断分析,确定核电磁脉冲测量所需的最小带宽,在此基础上设计了激光器电路、探测器电路。核电磁脉冲场探测仪的研制对核电磁脉冲场的防护技术研究提供了器材保障,对提高我国电子信息设备核电磁脉冲场的防护研究水平具有重要意义。     

BESⅢ在线测试集群系统的设计与实现

讨论了应用普通的PC机和Linux操作系统以及其他免费软件实现的BESⅢ在线数据获取系统的测试计算机集群的设计与实现.系统运行正常,并且为在线软件提供了很好的反馈以及诊断.所采用的技术将被应用到实际的BESⅢ在线数据获取系统上.同时也可以应用到其他目的的集群系统上,如物理分析.     

高精度时间测量系统的网络读出设计与实现

设计了一种基于网络读出的多通道时间测量控制系统。该系统基于FPGA实现1 Gigabit以太网TCP服务端关键协议的逻辑设计,用于系统时间测量数据的高速传输,对于当前TOF时间测量电子学系统读出具有借鉴意义。通过对本时间测量系统进行性能分析和网络传输测试,实验结果表明:系统单通道时间测量精度好于22 ps,该1 Gigabit以太网TCP逻辑设计传输性能可达600 Mbps。     

基于BEPCⅡ数字束流位置测量系统电子学系统的设计与实现

BEPCⅡ加速器的束流位置测量系统（BPM）模拟电子学经过十余年的运行逐渐老化,故障率上升,亟需进行升级改造。本文根据该需求,自行设计了基于BEPCⅡ系统参数的数字BPM电子学系统,内容包括模拟信号处理电子学、数字信号处理电子学、BPM固件算法逻辑、数据获取软件以及系统测试等多个部分。设计的数字BPM电子学系统经实验板级性能测试、实验室系统测试以及在线束流测试,结果表明该系统能满足BEPCⅡ装置对束流位置测量的需求。     

基于APV25芯片的GEM探测器读出电子学系统的测试与改进

气体电子倍增器(GEM)是目前最具发展前景的位置灵敏气体探测器。其新一代读出电子学系统包括APV25前端卡、多用途数字转换器（MPD)、VME控制器及基于Linux的采集软件DAQ。本工作完成了读出系统的调试,获得了系统在40 MHz和20 MHz工作频率下的理想数据。在长时间测试中,系统运行稳定。通过对软件配置的优化和对硬件的改进,降低了噪声水平,提高了信噪比。     

400kV离子注入机光纤传输系统的改造

在对400kV离子注入机控制与测量信号传输系统的改造中,为解决在地电位与高电位之间信号的稳定传输问题,主要采用AD650模块代替RC4152模块进行V-F、F-V转换以简化外围电路,采用与1mm塑料光纤相匹配的T1521、R2521模块进行电-光、光-电转换。电路输入输出端使用电压跟随器以提高阻抗匹配和抗干扰能力。实验结果表明,改造后的光纤传输系统电压信号线性度好,可稳定工作。     

基于APV25读出电子学系统的GEM探测器的位置分辨与X射线成像研究

采用3层GEM膜制作了有效面积为10 cm×10 cm的GEM探测器,该探测器采用二维条读出方式,条间距为400 μm,每个维度有256个读出通道。探测器的读出采用APV25读出电子学系统,根据GEM探测器的需要,设计并改进了电子学系统使用的背板连接器。实验测得GEM探测器空间分辨为76 μm。进行了X射线二维成像研究,获得了清晰的二维图像,探测器与电子学运行稳定可靠。     

基于ARM9与FPGA的工业CT数据传输系统的接口设计

以samsung公司的ARM9系列处理器S3C2410和altera公司的cyclone系列FPGA为平台，详细介绍了S3C2410芯片通过AHB总线与FPGA进行硬件连接技术和基于QuartusⅡ环境下AHB总线控制时序的实现方法以及ARM-Linux平台下的AHB总线驱动程序的开发。设计结果实现了工业CT数据传输系统稳定快速地传输数据，此设计方案充分发挥了ARM和FPGA的各自优势，对其他双核接口设计开发有很好的指导作用。