栅压对LDMOS在瞬态大电流下工作的温度影响

研究 LDMOS在一次雪崩击穿后的大电流区,栅压对器件内部温度的影响.结果表明:温度随正栅压升高而升高,随负栅压升高而降低,并分析了有源区内电场强度、电流密度和功率密度随栅压的变化规律.从而证明,与LDMOS栅接地时相比,正栅压降低了器件的静电放电能力,而负栅压则提高了器件的静电放电能力.     

栅压对LDMOS在异常大电流下工作的影响

研究LDMOS在一次雪崩击穿后的大电流区，栅压对器件内部温度的影响。结果表明，有源区电流密度、功率密度和温度都随正栅压升高而增加，证明LDMOS在栅接地时比栅不接地时具有更好的静电放电能力。     

LDMOS器件静电放电失效原理及防护方法

探讨了LDMOS器件在静电放电脉冲作用下的失效现象和机理,阐述了LDMOS器件受到静电放电脉冲冲击后出现的软击穿现象,和由于寄生npn管导通产生的大电流引起器件局部温度过高,导致金属接触孔熔融的器件二次击穿现象.分析对比了不同栅宽、不同LOCOS长度和埋层结构LDMOS器件的静电放电防护性能.证实了带埋层的深漏极注入双RESURF结构LDMOS器件在静电放电防护方面的显著优势.     

双栅氧LDMOS器件工艺技术的研究与改进

双栅氧LDMOS器件刻蚀过程中极易造成多晶硅残留现象,降低了栅极和源区之间的击穿电压.改进了制备双栅氧LDMOS器件的方法,对于70 nm以下的栅氧厚度,采用保留整个厚栅氧器件区域栅氧的刻蚀方法,同时用一次多晶工艺代替二次多晶工艺,消除了多晶硅残留现象,减少了工艺步骤,提高了成品率;对于厚度大于70 nm或者100 nm的厚栅氧器件,除了以上的改进措施,还增加了一步光刻工艺,分别单独形成高压和低压器件的源漏区域.通过这些方法,解决了多晶残留问题,得到了性能更好的LDMOS器件,大大提高了成品率.     

一种新型D-RESURF埋栅SOI LDMOS

提出了一种新型D-RESURF埋栅SOI LDMOS (EGDR-SOI LDMOS)结构,其栅电极位于P-body区的下面,可以在扩展的埋栅电极处形成多数载流子的积累层;同时,采用Double- RESURF技术,在漂移区中引入两区的P降场层,有效降低了器件的比导通电阻,并提高了器件的击穿电压.采用二维数值仿真软件MEDICI,对器件的扩展栅电极、降场层进行了优化设计.结果表明,相对于普通SOI LDMOS,该结构的比导通电阻下降了78%,击穿电压上升了22%.     

一种LDMOS放大器件栅压自适应控制技术

文章基于LDMOS放大器件栅压固有特征以及自适应信号处理技术,提出了一种新型的栅压自适应控制技术,首先对该技术的原理进行了推导和分析,然后进行计算机仿真,最后通过硬件实验平台对Freescale第六代LDMOS放大器件MRF6S19140进行测试,验证了栅压自适应控制技术的有效性和先进性。     

高压工艺下针对射频LDMOS器件栅氧的静电保护设计

由于高压工艺的独特性以及静电保护在不同工艺下不可移植的特点,针对射频LDMOS需要进行全芯片静电保护设计与研究以防止器件受到静电损伤。本文针对射频LDMOS栅氧进行了静电保护设计并探究了高压工艺下器件参数对静电保护鲁棒性的影响。通过对实验和二维器件仿真结果的分析讨论,为射频LDMOS栅氧设计了具有高维持电压和静电保护窗口灵活可调特性的级联NMOS作为集成静电保护器件。     

多种栅结构SOI NMOS器件ESD特性研究

研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。     

新型低Cgs射频LDMOS器件设计

为了降低栅源寄生电容Cgs,提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容Cgs的影响,并结合传统的射频LDMOS基本结构对其进行优化设计。结果表明：这种新型结构与传统的射频LDMOS器件结构相比,使得器件的栅源寄生电容最大值降低了15.8%,截止频率提高了7.6%,且器件的阈值电压和击穿电压可以维持不变。     

一种快速关断沟槽型SOI LDMOS器件

围绕降低沟槽型SOI LDMOS功率器件的优值,提出了一种新型多栅沟槽 SOI LDMOS器件(MG-TMOS)。与常规沟槽型SOI LDMOS(C-TMOS)器件相比,新型MG-TMOS器件在不牺牲击穿电压的同时,降低了器件开关切换时充放电的栅漏电荷和器件的比导通电阻。这是因为:1) 新型MG-TMOS器件沟槽里的保护栅将器件的栅漏电容转换为器件的栅源电容和漏源电容,大幅度降低了器件的栅漏电荷;2) 保护栅偏置电压的存在使得器件导通时会在沟槽底部形成一层低阻积累层,从而降低器件的导通电阻。仿真结果表明:该新型沟槽型SOI LDMOS器件的优值从常规器件的503.4 mΩ·nC下降到406.6 mΩ·nC,实现了器件的快速关断。     

A 5000 h RF life test on 330 W RF-LDMOS transistors for radars applications

A reliability test bench dedicated to RF power devices is used to improve 330 W LDMOS in a radar conditions. The monitoring of RF power, drain, gate voltages and currents under various pulses and temperatures conditions are investigated. Numerous duty cycles are applied in order to stress LDMOS. It shows with tracking all this parameters that only few hot carrier injection phenomenon appear with no incidence on RF figures of merit (P_out or PAE). Robustness and ruggedness are shown for LDMOS with this bench for radar applications in L-band.     

Performance drifts of N-MOSFETs under pulsed RF life test

This paper presents a reliability life test bench specifically dedicated to high RF power devices for lifetime tests under pulse conditions. The monitoring of RF power, drain, gate voltages and currents under various pulses and temperatures conditions are investigated. A 3000 h pulsed RF life test has been conducted on a dedicated RF S-band test bench in operating modes. The investigation findings of degradations of critical electrical parameters derived from the data treatment after this accelerated ageing tests are presented. Numerous duty cycles are applied in order to stress Lateral-Diffused Metal-Oxide-Semiconductor (LDMOS). It shows with tracking of a set of RF parameters (P_out, Gain and Drain Efficiency: DE) that the dominant degradation phenomenon is linked to hot carriers generated interface states (traps) and trapped electrons. Which results in a build up of negative charge at Si/SiO₂ interface and the main cause appear with incidence on RF power device. Physical simulation software (Silvaco-Atlas) has been used to locate and confirm these phenomena.     

高压LDMOS晶体管宏模型及栅电荷建模方法

针对标准MOSFET的BSIM4模型在高压LDMOS建模及已有LDMOS紧凑模型的不足,提出一种LDMOS宏模型。在本研究中,借助Spectre软件分别对宏模型与BSIM4器件模型进行仿真,并对2种LDMOS器件模型下的CV结果进行对比,验证了宏模型对LDMOS器件模拟的准确性。最后,提出利用栅电荷曲线来进一步修正模型参数的新方法,并通过仿真获得更精确的LDMOS器件模型。该宏模型及栅电荷建模方法对于高压功率集成电路设计及仿真有重要意义。     

功率MOSFET零温度系数点的研究

为研究功率MOSFET零温度系数点（Zero Temperature Coefficient,ZTC）,不同栅极电压对温度系数的影响,本文基于阈值电压和迁移率的温度关系并结合功率MOSFET输出特性模型,得到了随栅极电压变化而出现的三种不同温度系数。利用实际测试验证了温度系数的变化规律,结果表明：在小栅极电压条件下,线性区和饱和区均为正温度系数;随栅极电压增大,线性区先进入负温度系数,饱和区仍然为正温度系数,并因此产生了零温度系数点;随栅极电压进一步增大,线性区和饱和区都进入负温度系数。同时根据测试数据,分析了ZTC在不同栅极电压条件下随温度的变化原因,并基于测试数据讨论了迁移率随栅极电压和温度的变化关系。     

高k介质SOI LDMOS RTS噪声测试新方法

提出了一种基于智能温控的RTS噪声测试与分析新方法。该方法利用高k栅介质SOI LDMOS边界陷阱特性,首先建立了含有俘获时间常数、发射时间常数以及噪声幅度等参数的RTS噪声模型;然后设计了RTS噪声智能温控测试系统;最后对实测RTS噪声数据进行频谱变换,得到噪声功率谱密度并作分析。实验表明,该测试系统可以有效地获取高k栅介质SOI LDMOS的RTS噪声,具有良好的动态特性,且其本底噪声抑制率较高,较待测信号低两个数量级左右。     

Fixed negative interface charges compromise organic ferroelectric field-effect transistors

Capacitance–voltage (C–V) and current–voltage measurements have been undertaken on metal-ferroelectric-semiconductor capacitors and ferroelectric field-effect transistors (FeFETs) using the ferroelectric polymer poly(vinylidenefluoride-trifluoroethylene) as the gate insulator and poly(3-hexylthiophene) as the active semiconductor. C–V measurements, voltage-dependence of gate currents and FeFET transfer characteristics all confirm that ferroelectric polarization is stable and only reverses when positive/negative coercive fields are exceeded for the first time. The apparent instability observed following the application of depletion voltages arises from the development of a negative interfacial charge which more than compensates the ferroelectric-induced shift, resulting in a permanent shift in threshold voltage to positive values. Application of successive bipolar voltage sweeps to a diode-connected FeFET show that significant remanent polarization is only induced in an unpoled device when the coercive field is exceeded during the first application of accumulation voltages. This initial polarization and its growth during subsequent bipolar voltage sweeps is accompanied by the accumulation of the fixed interfacial negative charges which cause the positive turn on voltages seen in C–V and transfer characteristics. The origin of the negative charge is ascribed either to layers of irreversible ferroelectric domains at the insulator surface or to the drift to the insulator-semiconductor interface of F^- ions produced electrolytically during the application of accumulation voltages.     

RF PDSOI LDMOS器件的电离总剂量辐照效应

研制了一种用于射频领域的叉指栅PDSOI LDMOS晶体管,并分析了总剂量辐照对其静态和小信号射频特性的影响. 其静态工作模式下的辐照响应由前/背栅阈值、泄漏电流、跨导和输出特性表征,而其交流工作模式下的辐照响应由截止频率和最高振荡频率表征. 实验表明,在室温环境下经过总剂量为1Mrad(Si)的γ射线辐照,不同尺寸和结构的射频SOI LDMOS晶体管的各项指标均表现出明显退化,并且仅当器件工作在静态模式时LBBC LDMOS才表现出优于BTS LDMOS的抗辐照性能.     

RF PDSOI LDMOS器件的电离总剂量辐照效应

研制了一种用于射频领域的叉指栅PDSOI LDMOS晶体管,并分析了总剂量辐照对其静态和小信号射频特性的影响.其静态工作模式下的辐照响应由前/背栅阈值、泄漏电流、跨导和输出特性表征,而其交流工作模式下的辐照响应由截止频率和最高振荡频率表征.实验表明,在室温环境下经过总剂量为1Mrad(Si)的γ射线辐照,不同尺寸和结构的射频SOI LDMOS晶体管的各项指标均表现出明显退化,并且仅当器件工作在静态模式时LBBC LDMOS才表现出优于BTS LDMOS的抗辐照性能.