适用于无人机图像传输数据链的同步技术

所述技术用于无人机下行数据链图像传输系统,该系统的设计基于软件无线电的思想,属于突发通信。针对该系统采用了Pi/4-QPSK调制、全数字接收机,在接收机中采用Farrow内插滤波、Gardner定时误差算法来实现位同步和采用Costas锁相环来实现载波同步。针对这两种技术进行了研究与Matlab仿真分析。仿真结果证明了该方案的可行性和优越性,且易于硬件实现。     

Gardner算法实现基带信号位同步技术探讨

利用Gardner算法实现基带信号位同步,能比较好地解决基带信号频率与本地时钟频率不同步的问题。系统位同步环路由插值器,TED误差检测器,环路滤波器和控制器组成,利用对经本地时钟采样后的基带信号内插产生的误差信号经TED,环路滤波传送到控制器,再从NCO提取误差控制参数反馈到内插器,不仅可以计算出最佳插值位置,也可以得到具体最佳值的大小。实际验证该系统具有良好的性能,且结构简单,易于实现,适用于高速数字接收机的调制解调系统。     

Gardner同步算法在高速GMSK信号传输中的应用

为了提高GMSK信号在高码速率传输下的同步性能,研究了Gardner算法在GMSK解调中的应用。在发射接收两端采样存在晶振漂移的情况下,Gardner算法很好地纠正了采样频偏,准确地找到最佳采样时刻的判决信息。得益于其简单的同步结构,Gardner算法使得GMSK信号可用更高的码速率传输,同时简化了硬件电路。实验结果表明,在20 Mbps码速率的GMSK信号传输中,Gardner算法很好地完成了位同步,联合维特比解调,在9.5 dB的信噪比下达到9×10~(-5)的误码率性能。     

基于三角函数内插法的Gardner位定时同步环的FPGA实现

位定时同步是全数字接收系统中的关键组成部分,对系统性能有重要影响。Gardner定时同步环结构简单便于工程实现,三角函数内插法结构简单内插精度高。文章将三角函数内插法应用于Gardner定时同步环,降低了实现难度。     

自噪声抑制Gardner算法及位同步环路设计

位同步技术是空间激光通信和测控一体化的关键技术之一,位同步的精确与否直接影响整个系统的性能。针对空间激光通信位同步技术中基于Gardner定时误差估计算法易受系统自噪声干扰,提出了一种自噪声抑制Gardner算法,同时基于此算法提出一种位同步环路。通过对算法理论分析与环路建模仿真结果表明,在Eb/N0大于9 dB情况下,提出自噪声抑制Gardner算法与位同步环路能够有效地降低同步过程中由于系统自噪声引起的定时抖动,并且拥有更快的位同步建立的时间。     

无人机信道下OFDM系统同步研究及仿真

正交频分复用（OFDM）技术由于其高效的频谱利用率和良好的抗多径和频率选择性衰落性能,成为无人机通信链路数据传输技术的一种可能的解决方案。针对无人机数据链系统技术指标要求,给出了OFDM系统参数设计和同步需求分析,提出了有效的OFDM同步技术方案,并在实用的无人机信道下对系统同步性能进行了仿真和分析。仿真结果表明,所提技术方案具有较好的同步性能和误码率性能,能够满足OFDM无人机数据链系统性能要求。     

适用于多速率高阶QAM的定时同步改进算法

针对速率可变的高阶正交幅度调制(QAM)信号定时同步问题,提出了一种基于Gardner理论的定时同步改进算法.新算法改原有滤波器结构为两级插值级联优化结构来实现多速率信号的定时同步,可独立于载波同步单独使用,比传统结构具有更强的普遍适用性.仿真结果表明,该算法可以准确地对速率可变的128QAM信号进行同步.     

一种用于遥测多符号检测的位同步算法

为使现有遥测脉冲编码调制/调频(PCM/FM)系统中的定时同步环路可直接用于多符号检测(MSD),从而降低系统的复杂度,提出了一种适用于遥测PCM/FM MSD的位同步算法。该算法采用MSD的似然比作为定时估计的统计变量,据此可直接利用传统PCM/FM限幅鉴频接收机中的定时同步环路来实现位同步。与传统的基于“迟早门”的MSD位同步算法相比,所提算法节省了一个MSD支路的运算,极大降低了接收机存储和计算资源。此外,所提算法采用Gardner算法作为定时误差检测单元,便于高速实现;所提算法的定时估计误差的归一化方差在低信噪比区仍小于0.01,满足遥测接收机的要求,且误比特率(BER)性能与理想同步情况相比,几乎没有损失。     

机载数字化雷达的同步通讯设计

介绍某机载雷达智能同步通讯系统的硬件设计和软件算法。该系统可满足机载航空雷达数据通讯、处理和保存的需要，成本低、速度快。这种同步通讯系统的设计具有典型性和实用性。     

基于FPGA的数字基带传输位同步恢复

提出了一种基于全数字锁相环提取数字基带传输位同步时钟的设计方案,该方案采用环路鉴相器产生误差信号控制本地位同步电路的添加/扣除门在时钟输出的脉冲序列中附加或扣除1个或几个脉冲实现同步。给出了该方案的整体电路,并经VHDL程序设计,在MaxplusⅡ环境下做了时序仿真,从仿真结果分析了设计方法可实现数字基带传输位同步时钟的提取。     

HDTV接收机的位同步系统

本文参照美国大联盟（ＧＡ）ＨＤＴＶ传输系统的有关标准，给出了一种基于数据辅助（ＤＡ）算法的位同步系统实现方案。文中讨论了作为辅助数据的段同步图案对位同步性能的影响，并给出了系统在噪声条件下的收敛性和抖动性能的仿真结果。该系统对于基带数据流含有段、帧同步的通信场合具有一定的适用性。     

CAN总线位定时与同步机制的研究

在CAN规范中,位定时和同步机制是既重要又难于理解的环节之一,它不仅关系到对规范其它相关内容的理解,甚至对节点开发的成功与否产生直接的影响.文中介绍了位时间(周期)的组成与结构,总结并归纳了位定时的作用;在此基础上,给出了硬同步和重同步的定义,重点分析了硬同步和重同步的机理,并给出了它们相应的图解,形象而又清晰地表明了其本质;以独立CAN控制器为例,详细说明了在一般开发和工程实际中,位定时参数设置和计算的一般方法及步骤.     

低信噪比下的比特同步设计

比特同步性能设计未有可直接引用的公式且其公式推导繁难,故而工程设计常停留在工程经验层面。针对此问题,以平方律检波比特同步设计为例,在高斯白噪声信道条件下,分析了其功率谱密度,推导了其输出信噪比表达式,总结了影响比特同步性能改善的因素,并在分析结果基础之上,给出了低信噪比下的比特同步设计方法,这对工程设计有着重要的指导意义。     

一种基于低轨卫星通信的定时同步研究

定时恢复是数字接收机中的关键技术,基于某特定LEO低轨卫星通信系统应用,重点研究了异步时钟采样恢复法的工作原理,提出了一种改进的Gardner定时误差检测算法,给出了整个定时环路的具体实现方案,并针对其性能进行了分析。仿真结果表明,在大多普勒加速度的卫星信道环境下,该方案能够满足系统设计的要求,且实现结构简单、优化,可大幅降低算法复杂度,在较高信噪比的情况下,具有更加优化的性能。     

一种新型的位同步电路的设计与硬件实现

介绍了一种应用于数字通信系统中的新型位同步电路的设计方案,并通过硬件实现了此方案。该方案有效解决了传统位同步提取方法中的一些问题,如电路实现和技术过于复杂的问题、相位模糊、影响系统性能等。电路设计用同系列数字化芯片硬件实现后电路简单稳定,干扰小,同步精度高,跟踪范围比较宽,输入主频低,最后给出了仿真结果和硬件性能测试数据。     

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。     

数字锁相环在位同步提取中的应用

在数字通信中,为保证信息传输和交换的正确,各种数字模块的时钟应该具有相同的频率,否则在数据传输中会产生滑动、误码,直至通信中断。本文详细论述了基于FPGA技术实现数据码流位同步时钟信号的提取,以及电路模块的工作原理、关键技术和实现途径,并通过了软件仿真。