一种二极管型红外热探测器热学参数的电学等效测 试方法

红外热探测器的热学参数包括热容、热导、热响应时间,反应了结构信息和器件性能。精确有效地获得这些参数,对探测器的结构优化与性能评估具有指导意义。二极管型红外热探测器是红外热探测器的主要类型之一。基于二极管型红外热探测器的自热效应,提出了一种热学参数的电学等效测试方法,具有测量精度高且实现简单的特点。并对自制的一款二极管型红外焦平面阵列像元进行了测试,测试结果与理论分析相符,验证了方法的可行性。     

有机电致发光器件的热学特性分析

采用COMSOL有限元分析软件的固体传热模块,对有机电致发光器件（OLED）的热学特性进行了仿真,发现器件温度随着输入功率成线性增大。在驱动电流为150 mAcm-2时,仿真结果表明,Alq3发光层的最高温度为82.994 3℃;玻璃基板下表面的最高温是77.392 6℃;器件阴极表面中心区域的最高温度为82.994 2℃,其平均温度为78.445℃。通过改变功能层热传导率、功能层厚度、对流换热系数、表面发射率等参数模拟其对OLED器件热学特性的影响,结果表明,当增加基板的热传导率时,OLED器件温度显著下降而且表面及内部温度梯度大幅减小;提高空气对流换热系数及基板的表面发射率,OLED的温度可以大幅减小。而其他参数则对其影响并不明显。     

LED热学性能测试方法的研究综述

LED是21世纪最具发展前景的照明光源之一。散热是限制功率型LED器件广泛应用的主要瓶颈,精确的热学测量则是有效热管理的重要前提。目前对于LED热学性能的测量方法研究主要有红外热成像法、电学参数法、瞬态热测试法、光谱法、光功率法等方法。从LED热学特性及热学参数测试的基本原理出发,综述了国内外关于LED热学性能的测试方法研究,分析比较了各方法测量LED热阻的优缺点,讨论了各自的适用范围。瞬态热测试法由于其测试精度高、可测热结构函数等优点,具有重要的研究价值和良好的应用前景。     

基于脉冲式U-I 特性的高功率型LED 热学特性测试

热学特性是影响功率型LED光学和电学特性的主要因素之一,设计了一套基于脉冲式U-I特性的功率型LED热学特性测试系统,可以测试在不同结温下LED工作电流与正向电压的关系,从而获得LED的热学特性参数。该系统通过产生窄脉冲电流来驱动LED,对其峰值时的电压电流进行采样,同时控制和采集LED的热沉温度,从而获得不同温度下LED的U-I特性曲线。与其他U-I测试系统相比,文中采用了窄脉冲(1 s)工作电流,LED器件PN结区处于发热与散热的交替过程,不会造成大的热积累,大大提高了测量精度。实验中,对某功率型LED进行了测试,获得了该器件的电压、电流和结温特性曲线,并利用B样条建立该器件的U-I-T模型,进而实现了对其结温的实时在线检测。     

GaN HEMT器件热特性的电学测试法

基于JEDEC颁布的结到壳热阻瞬态热测试界面法,对测试GaN HEMT器件热特性的电学法进行了研究.通过合理的测试电路设计,有效解决了GaN HEMT器件电学法测试中的栅极保护问题和自激问题,实现了GaN HEMT器件的界面热阻测量.根据测得的热阻-热容结构函数曲线可知,GaN HEMT器件结到壳热阻主要由金锡焊接工艺和管壳热特性决定.结合结构函数分析,对金锡焊接部分热阻和管壳热阻进行排序可剔除有工艺缺陷的器件.与红外热成像法的结温测试结果进行对比分析,证实了电学法测试结果的准确性.     

红外热像法发射率校正及电学法温度补偿方法

主要对提升半导体分立器件红外热像法结温测量精度，及其与电学法温度补偿技术进行研究，从而实现电学法与红外热像法两者在结温方面的互通性。根据器件材料在不同温度下有不同发射率的理论基础，结合试验研究器件高结温发射率校正技术提升红外热像法结温测试精度，在此基础上理论与试验分析红外热像法与电学法的温度补偿方法，实现只进行红外热像法与电学法中的一种方法就可获得另一种方法的结温。     

T/R组件功放芯片瞬态温度响应研究

T/R组件的热设计是有源相控阵雷达的核心技术之一。在脉冲周期状态下,T/R组件中的功放芯片在很短的时间内,芯片沟道温度会产生快速的变化。针对芯片在脉冲周期中的瞬态温度响应问题,对芯片沟道温度的瞬态变化进行仿真研究,并利用红外热分析仪进行测试验证。将仿真结果与实验结果进行对比,两者结果吻合较好,满足T/R组件的使用要求。     

热红外伪装中目标热惯量调节的理论计算与试验验证

针对当前红外侦察的特点,为探索采用不同热惯量材料改变混凝土砂浆表面温度分布特性的可行性,在简要讨论工程设施热红外伪装基本途径的基础上,着重就调节素混凝土试样板的热惯量进行了探讨.在热惯量理论计算的基础上,设计并制作了试样板并在其中填充大热惯量材料,进行热惯量调节,采用红外热像仪进行了对比测试,并由辐射测温仪测试样品不同部位的辐射温度,结果表明,本方案原理可行,混凝土试样在红外热图上呈现了不同的亮暗斑点,同时呈现了不同的温度分布.     

微波脉冲功率器件瞬态热阻测试研究

介绍了功率器件装配过程中控制芯片烧结工艺参数的重要性,用显微红外热像仪测试了器件烧结工艺参数优化前后的微波瞬态热像,由热像测试数据计算出器件的热阻,并对器件的热阻值进行了比较,结果表明,通过烧结工艺参数优化,可以将器件热阻降低约20%。     

炮口焰温度场的测试研究

本文提出了炮口焰瞬态温度场的工程测试方法,应用红外热象仪和快速响应热偶测温技术,通过修正计算得到了各种状态、各种位置和各种射弹发数下炮口焰的温度分布。对其它类型火焰瞬态温度场的研究提供了可供参考的试验技术和理论依据。     

航空电子自动测试设备的开发与实现

简要说明了组建通用航空电子自动测试设备的基本要求和目标．描述了典型测试设备的应用现状．介绍了ATE测试设备的组成、PAWS软件平台的组成和体系结构,以及ATLAS语言的语言特征,探讨了用PAWS开发自动测试系统的方法,并举例详细说明了在测试程序集TPS开发中的资源描述和自动资源配置过程．展望了ATE的未来发展趋势．     

A Graph-Based Approach to Power-Constrained SOC Test Scheduling

The test scheduling problem is one of the major issues in the test integration of system-on-chip (SOC), and a test schedule is usually influenced by the test access mechanism (TAM). In this paper we propose a graph-based approach to power-constrained test scheduling, with TAM assignment and test conflicts also considered. By mapping a test schedule to a subgraph of the test compatibility graph, an interval graph recognition method can be used to determine the order of the core tests. We then present a heuristic algorithm that can effectively assign TAM wires to the cores, given the test order. With the help of the tabu search method and the test compatibility graph, the proposed algorithm allows rapid exploration of the solution space. Experimental results for the ITC02 benchmarks show that short test length is achieved within reasonable computation time.     

基于电力线通信芯片可测性设计的研究实现

集成电路的快速发展,迫切地需要快速、高效、低成本且具有可重复性的测试方案,这也成为可测性设计的发展方向。此次设计基于一款电力线通信芯片,数字部分采用传统常用的数字模块扫描链测试和存储器内建自测试;同时利用芯片正常的通信信道,引入模拟环路测试和芯片环路内建自测试,即覆盖了所有模拟模块又保证了芯片的基本通信功能,而且最大限度地减少了对芯片整体功能布局的影响。最终使芯片良率在98%以上,达到了大规模生产的要求。此设计可以为当前数模混合通信芯片的测试提供参考。     

含存储器数字电路板的TPS开发研究

提出了含存储器数字电路板的两种测试矢量集(TPS)开发方案.对含少量存储器芯片的电路板采用结构化的测试方案,即将RAM等效成时序电路模型,利用时序电路ATPG软件进行测试生成.对以RAM为主的存储器板提出了一种功能测试方案,采取压缩地址空间的方法,对RAM阵列进行读写操作.实际应用证明,这两种方案较好地满足了实际应用中的需要.     

ATE测试成本优化

多点测试是降低片上系统测试成本的有效手段,目前支持多点测试的ATE(自动测试设备)越来越多。多点测试通过并行测试多个芯片降低了测试成本,但是如何选择多点测试使得测试成本最低,需要综合考虑多方面因素,包括ATE成本、芯片的测试策略等。文中从ATE出发,建立芯片的测试成本模型,通过该模型获得了最佳测试方案。     

系统芯片的测试技术

简述了片上系统的基本概念,分析了目前片上系统测试技术所面临的问题。对即将成为主流测试方法的内建自测试技术(BIST)进行了详尽地论述,并提出了两种新的BIST综合测试技术。     

基于遗传算法的NoC互连测试研究

针对互连测试难题的分析,提出一种基于遗传算法的NoC互连测试方案。该方案采用NoC重用测试机制的方法,在功耗限制条件下,选取合适的测试端口和最短测试路径,同时根据互连测试中实际存在的问题,对算法进行适当改进,建立基于遗传算法的NoC互连测试模型,旨在获取最优矢量集的同时,测试代价更小。当NoC的规模达到一定程度时,采用划分测试方法,缩短测试路径,降低测试时间,提高测试效率。以SoCIN结构电路为仿真平台,分别对不同规模的NoC进行实验仿真。实验结果表明,遗传算法能快速有效地收敛到最优解,在测试运行代数及测试生成时间上取得了良好的测试效果。     

移动通信存储MCP器件的最终测试及其有效解决方案

分析了存储器芯片自动测试设备的一般构架、存储器件MCP最终测试的需求和特点,研究了最终测试成本的影响因素,提出了存储器件最终测试解决方案应达到的标准,进而分析了VERSATEST应用于MCP最终测试的构架优势,并深入研究了突破性关键接口技术——可编程接口矩阵(PIM)。实验表明,该解决方案可实现有效的MCP最终测试、减少测试时间、提高测试并行度,从而降低测试成本。     

HIST: A hierarchical self test methodology for chips,boards, and systems

This article presents the HIST approach, which allows the automated insertion of self test hardware into hierarchically designed circuits and systems to implement the RUNBIST instruction of the IEEE 1149.1 standard. To achieve an optimal and throughout self testable system, the inherent design hierarchy is fully exploited. All chips and boards are provided with appropriate test controllers at each hierarchy level. The approach is able to detect all those faults, which are in the scope of the underlying self test algorithms. In this paper the hierarchical test architecture, the test controllers as well as all necessary synthesis procedures are presented. Finally a successful application of the HIST approach to a cryptography processor is described.     

硅通孔互连技术的可靠性研究

随着电子封装持续向小型化、高性能的方向发展,基于硅通孔的三维互连技术已经开始应用到闪存、图像传感器的制造中,硅通孔互连技术的可靠性问题越来越受到人们的关注。将硅通孔互连器件组装到PCB基板上,参照JEDEC电子封装可靠性试验的相关标准,通过温度循环试验、跌落试验和三个不同等级的湿度敏感性测试研究了硅通孔互连器件的可靠性。互连器件在温度循环试验和二、三级湿度敏感试验中表现出很好的可靠性,但部分样品在跌落试验和一级湿度敏感性测试中出现了失效。通过切片试验和扫描电子显微镜分析了器件失效机理并讨论了底部填充料对硅通孔互连器件可靠性的影响。