片上逻辑分析仪的设计

提出了一种用在FPGA上实现的片上逻辑分析仪的设计方案;随着FPGA的规模的增大,在其内部可以实现复杂的SoC设计,但是I/O端口数量有限,采用VHDL设计,可以在源代码级插入到设计中,这也使得它与FPGA的器件类型和开发软件保持独立,它可以对FPGA内部的任何信号和复杂的事件进行追踪,采样的结果保存在通过片上的同步RAM实现的循环跟踪缓存区,通过AMBAAPB总线接口完成对触发引擎控制和缓存区的读写;这种实现方案的逻辑分析仪占用资源小,可以达到的频率高,可广泛应用到基于AMBA总线的SoC设计中;最后,对可改进的方向进行了分析。     

基于FPGA的Intel 8254的设计与实现

针对Intel 8254在某些工程应用中的局限性,提出利用FPGA和VHDL语言实现8254的设计思想;按照8254的内部逻辑结构及功能,将VHDL设计分为4个独立的功能模块,并分别介绍了各个功能模块的主要设计要点;以Altera公司的FPGA(Cyclone)系列产品为载体,在QuartusⅡ开发环境下,进行仿真和下载验证,效果良好;结果表明,利用FPGA设计并实现8254芯片功能具有可行性,同时,采用FPGA设计方法可以根据实际应用需求对芯片功能进行取舍和优化,因而具有更好的灵活性。     

芯片开发功能验证的形式化方法

在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性;同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率...     

基于PSO训练的NN-PID控制器设计及其FPGA实现

提出了一种基于PSO学习、VHDL描述和FPGA实现的NNPID控制器设计方法。首先借助MATLAB系统仿真工具,在闭环控制系统中通过PSO优化算法训练前馈网络,得到优化的NNPID控制器参数;然后在FPGA集成开发环境下进行控制器的VHDL层次化设计,重点研究单个神经元和前馈网络的结构以及实现方式;最后对该控制器进行了闭环时序测试,并在一个具体的FPGA器件上实现。研究结果表明,PSO用于NNPID控制器训练速度快,VHDL描述和FPGA实现该控制器时序验证方便,而且控制器具有较好的鲁棒性。     

基于SYSGEN的信号滤波系统的设计与实现

本文提出了一种基于FPGA的FIP滤波系统设计的新方法,介绍了一种采用Xilinx公司的FPGA芯片完成FIR滤波器的设计流程,利用System Generator建模,省去了繁重的VHDL代码编写与修改过程.该方法实现简单、可靠,只需修改相应参数就可实现不同功能仿真结果表明.选取合适的滤波参数,可以适应不同的滤波要求,提高滤波器设计和修改的速度.     

模糊CMAC的硬件结构分析及其FPGA实现

提出了模糊CMAC的一种基于FPGA的硬件实现方法。与其它FPGA实现的神经网络相比，包含了可以用于在线学习的权学习算法。分析了模糊CMAC的模型结构及其相应的硬件模块；用VHDL实现基于上述模块的模糊CMAC；对该模糊CMAC进行硬件综合与测试。测试结果表明：该模糊CMAC的FPGA实现方法是可行的，硬件化后的网络具有速度快、精度高、占用器件资源少的特点，是在SOPC中实现模糊CMAC模块的一种有效方法。     

基于FPGA的IIR数字滤波器硬件模块的设计

根据设计要求,利用Matlab信号处理工具箱中的滤波器,可以很方便地设计出符合应用要求的未经量化的IIR滤波器,并进一步用VHDL语言加以描述,通过编译、功能仿真、综合和时序仿真之后就可以在FPGA上实现了.此设计扩展性好,在实际使用中,可适当修改外围参数改变滤波器的频率响应,根据不同的要求在不同规模的FPGA上加以实现.     

基于IMPULSE C的GF(P)域椭圆加密算法的硬件加速

研究了大素数域上的椭圆曲线加密算法,基于IMPULSE C语言,对该算法进行编程实现;在标准射影坐标系下,对点加和倍加算法进行并行化改进,并且在编程时利用编译器特性做了进一步的并行化。通过对加密算法合理的软硬件分割,将计算量大而且复杂的点乘运算作为硬件部分,通过现场可编程门陈列(FPGA)进行硬件加速;将加密协议的其他部分作为软件部分,在传统CPU上执行,并将硬件部分生成VHDL代码。分别进行加密算法的CoDeveloper的桌面仿真和生成的硬件VHDL代码的ISE综合仿真。最后将该加速设计在Xilinx Virtex-5 xc5vfx70t FPGA开发板上作了实现,基于FPGA的实验结果表明,P-192上点乘运算处理在133MHz时钟下用时2.9 ms,硬件资源分配合理,与现有的手工编写的HDL代码相比,具有并行加速优势。     

基于FPGA的位宽可扩展多路组播复制的实现

用VHDL语言在FPGA内部编程实现组播复制。本文介绍其实现方法,并给出了时序仿真波形。通过扩展,该设计可以支持多位宽、多路复制,因而具有较好的应用前景。     

模糊CMAC网络的FPGA实现

提出了模糊CMAC网络的一种基于FPGA的硬件实现方法,首先,给出了模糊CMAC网络的模型及其算法,通过MATLAB仿真获取了模糊CMAC网络的FPGA实现所需的参数;在此基础上,对模糊CMAC网络进行硬件模块划分,基于VHDL实现了各硬件模块的功能描述,并对模块结构和权存储方式进行了优化;最后,在特定的FPGA器件上实现了模糊CMAC网络;测试结果表明:该模糊CMAC网络的FPGA实现方法是可行的,硬件化后的网络具有速度快、精度高、占用器件资源少的特点,是SOPC中实现模糊CMAC网络模块的一种有效方法.     

P/T系统的VHDL描述及实现

利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。     

8位CISC微处理器的设计与实现

介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可以运行在100 MHz时钟工作频率下,能快速准确地完成各种指令组成的程序。     

基于DSPBuilder的脉冲治疗仪的波形设计

脉冲治疗仪采用不同波形的电脉冲实现对相应疾病的治疗,利用DSPBuilder建立数学模型,然后用SignalCompiler工具对其进行编译,产生VHDL源程序,经过模拟仿真后,下载到FPGA芯片中,可以实现各种脉冲波形的输出。给出了6种基本波形及调制波形的设计方法,并采用Modelsim进行了仿真。采用此方法具有设计灵活、调节方便、输出信号稳定等优点,现场可编程使产品能够更方便地实现优化升级。     

A multi-objective optimization of type-2 fuzzy control speed in FPGAs

This paper proposes a design of multi-objective genetic optimization for the average approximation of an interval type-2 fuzzy logic controller (AT2-FLC) using linear combination of individual criteria. There has been shown, on the real case, that the proposed method can be competitive to other commonly used approaches in the design of fuzzy controllers. The AT2-FLC was tested with different levels of uncertainty and different number of bits for the VHDL codification to regulate speed in a direct current motor (ReSDCM). Comparisons were made between the type-1 fuzzy logic controller versus AT2-FLC synthesized in VHDL code for FPGA and the AT2-FLC in VHDL versus the PID controller to ReSDCM. The main contribution of the paper is the design, implementation and comparison of multi-objective GA optimization of AT2-FLC for FPGA real applications. The AT2-FLC is targeted to a Xilinx Spartan 3A XC3S700A device using the Xilinx Foundation Environment.     

基于Handel—C语言的FPGA设计

对于以ISO／ANSI—C为基础的程序设计语言Handel—C，可利用Celoxiea DK设计工具将Handel—C的源代码编译成能直接针对FPGA目标的网表(Netlist)，而无需VHDL／Verilog的中间步骤，最后利用FPGA布线工具直接将Netlist下载到FPGA上。文中在分析Handel—C语言的FPGA开发流程的基础上，将Handel—C与VHDL设计进行对比分析，揭示了Handel—C在电路算法级设计方面的优势，而且设计效率也大大提高。     

基于VHDL高级综合的条码阅读预处理器的FPGA设计

文中定义了条码阅读处理器的功能，给出其ＶＨＤＬ语言的行为源描述，讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程，从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度，提高设计时效的ＡＳＩＣ的简便方法。     

16位CISC CPU的FPGA设计

介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果表明该CPU可以准确地完成各种指令组成的程序。     

VHDL语言在FPGA中的应用

本文讨论了用VHDL语言进行FPGA设计的方法,简单介绍了VHDL语言的基本概念以及FPAG的设计流程,并举例说明了如何编写可综合的VHDL代码,使用Altera公司的MAX+PLUSII10.2开发软件进行功能仿真并给出仿真波形。     

基于FPGA和SD卡的任意波形发生器设计

针对波形发生器的便携性设计考虑,提出了一种基于FPGA和sD卡的任意波形发生器设计。设计中SD卡作为存储介质,ZBTSRAM作为SD卡与波形发生器之间的缓存,由FPGA作为主控制器控制外围器件并完成直接数据波形的合成,最后经过数模转换器以及信号处理完成模拟波形的生成。     

XDL网表的前向电路图生成算法

作为描述FPGA（Field Programmable Gate Array）电路网表的XDL（Xilinx Design Language）描述文件，不仅能用于解析抽取FPGA设计的Inst电路单元和Net电路信号，而且能用于构建FPGA电路网表中信号传播的前向电路图模型。采用有向超图来构建FPGA电路网表中信号的前向拓扑关系，其中FPGA电路单元的有效管脚表示为超图结点，管脚间的外部连线、管脚内的电路逻辑功能表示为有向超边。给出了XDL网表级电路描述文件编译所需的EBNF表达式，提出了基于有向超图的XDL网表的前向电路图生成算法，进行了算法的时空复杂度分析。在Windows平台下基于RapidSmith开源软件实现了前向电路图生成算法，并选用基于Virtex-4型号FPGA测试用例的XDL网表，生成相应的前向电路图以验证XDL网表的前向电路图生成算法的正确性和有效性。