用于多层超大规模集成电路的聚酰亚胺

<正> 无论采用MOS技术或双极型技术要实现高密度布线或超大规模集成电路布线,必须由金属层和绝缘层相间组成多层结构。在多层结构中,层间绝缘的作用有三:(1)它必须保证在其下层的金属化图形上形成等平面,而通路孔必须使两金属层连接良好,以     

超大规模集成电路铜互连电镀工艺

介绍了集成电路铜互连双嵌入式工艺和电镀铜的原理;有机添加剂在电镀铜中的重要作用及对添加剂含量的监测技术;脉冲电镀和化学电镀在铜互连技术中的应用;以及铜互连电镀工艺的发展动态.     

超大规模集成电路中互连结构的逻辑模型

本文首次提出一种新观点，超大规模集成电路中互连结构的等效模型应具有层次性，对于底层的电路设计，应将互加看作一种具有分布参数的多端口网络，而对于高层次的模块设计，则应将互连看作一种逻辑元件，基于这种观点，本文提出了一种表格型的逻辑模型，它可以将互连产生的三种主要负效应：串扰、延迟和信号变形人武部考虑在内。     

集成电路互连线用高纯铜靶材及相关问题研究

随着半导体技术的发展,芯片特征尺寸缩小到深亚微米和纳米时,铜互连技术在集成电路的设计和制造中成为主流技术,从而对高纯铜靶材的要求越来越高。从靶材制造的角度利用材料学的知识对铜靶材的晶体结构、纯度、致密度、微观组织及焊接性能等方面作了分析,并且较全面地分析了可能影响靶材溅射性能的很多关键因素,从而为靶材供应商和集成电路制造商对于铜靶材的了解搭建了桥梁,为进一步开发超大尺寸的高纯铜靶材打下基础。     

集成电路多层互连结构故障定位方法

随着超大规模集成电路特征尺寸的不断缩小,晶圆级失效点的尺寸也随之不断减小,使得常规的失效定位方法EMMI, OBIRCH已无法满足深亚微米级别故障定位的要求。为了能够实现更精准定位缺陷位置,本文提出了一种先进的深层互连缺陷探测技术:微探针测试定位方法。同时,将故障区域划分为浅层金属,底层金属,深层金属及互连通孔缺陷,提出了根据多层互连金属的结构选择对应定位分析技术的方法,分析和讨论了这几种位置缺陷探测的特点以及推荐的故障定位技术。通过实例分析揭示集成电路多层金属互连失效的主要失效机理,对提高失效分析的成功率以及深亚微米的集成电路的设计有着重要的参考作用。     

多层微波集成电路中微带线层间互连仿真

针对多层微波集成电路设计的微带线层间互连问题,介绍了垂直通孔互连、垂直带条互连和层耦合过渡互连三种高性能的互连方法,并且采用三维电磁仿真软件HFSS对这三种互连结构进行了建模和仿真.仿真结果表明,垂直通孔互连和垂直带条互连在0.1~25 GHz的频宽范围内,回波损耗S11<-20 dB,插入损耗S21>-1 dB,互连性能优良,而层耦合过渡互连在20~68 GHz内回波损耗S11<-20 dB,插入损耗S21>-1 dB,具有在毫米波频段实现互连的潜力.     

制作高频数字互连线的铜厚膜多层技术

利用厚膜技术获得了具有六层铜导体的实验电路,使制备阻抗为50Ω、带宽2～3GHz的细线成为可能。线路的导体宽度达100μm,介质层46～50μm,电路信息量可达600Mbit/s。     

VLSI／ULSI集成电路多层金属互连技术

随着半导体微电子器件制造技术迅速发展，多层金属互连技术对于提高器件集成度、速度和可靠性更为重要，需要不断发展新型多层金属互连结构、材料和工艺，本文介绍近年正在发展的一些多层金属互连新技术，如多层复合金属化体系、Ｃｕ等新型薄膜互连材料，ＴｉＮ在互连技术中的多种用途，新的介质薄膜材料及工艺、平坦化技术等。     

集成电路铜互连线及相关问题的研究

论述了Cu作为互连金属的优点、面临的主要问题及解决方案,介绍了制备Cu互连线的双镶嵌工艺及相关工艺问题,讨论了Cu阻挡层材料的作用及选取原则,对低k材料的研究的进展情况也了简要的介绍。     

ULSI多层铜互连线的碟形坑问题研究

介绍了ULSI多层铜互连线中的碟形坑问题,对其产生的原因及影响因素进行了分析。针对影响因素中的工艺条件,分别进行了不同压力、温度、流量的试验,得到了上述各因素对抛光速率的影响。基于上述试验结果,确定了铜互连线化学机械抛光(CMP)的工艺条件,并进行了不同抛光液配比的试验,从而找出一种合适的方法,使不同材料的抛光速率达到一致,有效降低了碟形坑出现的几率。     

超大规模集成电路互连系统的布线构造对散热的影响

应用一个三层互连布线结构研究了诸多因素尤其是布线的几何构造对互连系统散热问题的影响,并对多种不同金属与介质相结合的互连布线的散热情况进行了详细模拟.研究表明互连线上焦耳热的主要散热途径为金属层内的金属线和介质层中热阻相对小的路径.因此互连系统的几何布线对系统散热具有重要影响.在相同条件下,铝布线系统的温升约为铜布线的ρAl/ρCu倍.此外,模拟了0.13μm工艺互连结构中连接功能块区域的信号线上的温升情况,探讨了几种用于改善热问题的散热金属条对互连布线的导热和附加电容的影响.     

集成电路Cu互连线的XRD研究

对硫酸盐体系中电镀得到的Cu镀层,使用XBD研究不同电沉积条件、不同衬底和不同厚度镀层的织构情况和择优取向.对比了直流电镀和脉冲电镀在有添加剂和无添加剂条件下的织构情况.实验结果表明,对于在各种条件下获得的1 μm Cu镀层,均呈现(111)晶面择优,这样的镀层在集成电路Cu互连线中有较好的抗电迁移性能.     

超大规模集成电路的可靠性

超大规模集成电路(VLSI)的可靠性与集成度的增加是相互联系着的。集成度的提高,芯片增大、器件尺寸按比例缩小,采用革新电路和多层结构,致使VLSI的失效机理更加复杂,除了讨论过的分立器件的失效机理之外,还包括以下几个方面的问题: (1)VLSI广泛采用多层结构,布线宽度变窄,电流密度增大和功耗增加,电迁移导致产品寿命缩短的问题愈加严重;     

超大规模集成电路的发展

一、什么是超大规模集成电路发明晶体管之后的1959年,便有人研制成功了集成电路.以后集成电路向提高集成度方向发展.由小规模集成电路到中规模集成电路.当在一块硅片上制成了一千个以上的晶体管时,人们便称其为大规模集成电路(LSI).     

集成电路铜互连线脉冲电镀研究

针对先进纳米铜互连技术的要求,研究了脉冲电流密度对铜互连线电阻率、晶粒尺寸和表面粗糙度等性能的影响.实验结果表明,2～4 A/dm2电流密度下的铜镀层拥有较小电阻率、较小的表面粗糙度和较大的晶粒尺寸.