一种新型节省芯片面积的数字插值滤波器的设计与实现

提出了一种插值滤波器的设计与实现的新方法,并最终将其实现.该方法适合于过采样数模转换器.为减小芯片面积及设计复杂度,采用一种等同子滤波器级联设计方法,并对其改进.同时,提出了一种新型的等同子滤波器实现结构,进一步减少了芯片实现所需的硬件.测试结果表明,芯片达到了设计指标,节省了芯片面积,并显示出良好的噪声抑制性能.该数字插值滤波器已经被成功应用于一款过采样数模转换器.     

高性能在线B样条插值器的设计与FPGA实现

插值在信号处理领域有着广泛的应用,人们提出了各种插值算法。B样条插值是一种插值性能很好的算法,而且存在高效实现算法,易于硬件实现。文中对3次B样条插值进行了详细分析,研究了3步滤波的插值算法。通过对3次B样条插值和3次样条插值仿真结果进行比较,确定了最终实现算法。最后,用Verilog代码实现了该插值算法,并且用X ilinx公司的Vertex-Ⅱpro 100芯片进行了测试。     

一种用于QAM解调的内插滤波器的设计

用频率响应最小均方误差的方法设计了一种用于数字电视QAM解调的插值滤波器,并提出了通过I/Q复用和部分模块的共用来实现插值滤波器的简化结构,节省了硬件资源。用Matlab对滤波器的性能进行了仿真,结果表明其对镜像信号的抑制达到-39dB,与其他类型的插值滤波器相比较,其对镜像信号的抑制性能更好。     

时钟数据恢复电路中相位插值器的分析和设计

分析了应用于时钟恢复电路中的相位插值器.为相位插值器建立了数学模型并基于模型对相位插值器在数学域进行了详细的分析.分析结果表明相位插值器输出时钟的相位和幅度强烈地依赖于插值器输入时钟间的相位差,同时提出一种新的编码方法来补偿相位的非线性.考虑到实际电路中寄生效应,文章同样在电路域中对相位插值器进行了详细分析.通过建立电路模型得到RC时间常数和输入时钟间的相差的关系,得到了它对相位插值器线性的影响.在设计中通过在PI的输入增加可控RC的输入缓冲器来调整输入时钟沿的快慢,从而降低了这种影响.最后利用分析得到的结论,使用90nm CMOS工艺设计并制造了一个相位插值器.它的供电电压为1.2V,功耗为1mw,工作范围从1GHz到5GHz.测试结果表明,输出相位单调并具有良好的线性度,验证了分析的正确性.     

时钟数据恢复电路中相位插值器的分析和设计

分析了应用于时钟恢复电路中的相位插值器.为相位插值器建立了数学模型并基于模型对相位插值器在数学域进行了详细的分析.分析结果表明相位插值器输出时钟的相位和幅度强烈地依赖于插值器输入时钟间的相位差,同时提出一种新的编码方法来补偿相位的非线性.考虑到实际电路中寄生效应,文章同样在电路域中对相位插值器进行了详细分析.通过建立电路模型得到RC时间常数和输入时钟间的相差的关系,得到了它对相位插值器线性的影响.在设计中通过在PI的输入增加可控RC的输入缓冲器来调整输入时钟沿的快慢,从而降低了这种影响.最后利用分析得到的结论,使用90nm CMOS工艺设计并制造了一个相位插值器.它的供电电压为1.2V,功耗为1mw,工作范围从1GHz到5GHz.测试结果表明,输出相位单调并具有良好的线性度,验证了分析的正确性.     

一种并行的定时同步环路实现研究

定时恢复是全数字接收机中的核心部分之一,其处理速度制约了整个接收机的最高处理速度。在传统Gardner定时环路的实现基础上,提出了一种适用于高速数字接收机中定时同步环路的并行控制方式。它通过采用并行处理的方法,为符号同步环路中的内插滤波器提供插值相位来实现插值功能,并且降低了定时同步环路的工作时钟。 MATLAB仿真证明这种插值滤波控制器在降低定时同步环路工作时钟频率的同时,定时恢复性能并未受到影响。     

直线电机绘图机插补控制器的设计

文章介绍直线电机绘图机插补控制器的硬件构成及其软件设计，并结合硬件构成，给出了实现等时间插补控制算法的软件流程。     

基于FPGA的高速抽取过程的实现

下变频后的高速基带信号必须经过抽取后才能减轻后续基带处理的负担。多级抽取滤波有利于滤波器的实现。梳状滤波器用作多级抽取的首级，半带滤波器可以实现2倍的抽取，剩余的抽取滤波器用升幅FIR实现。针对各级滤波器系数的特点，在滤波器的硬件实现上采用了一系列简化方法。计算机仿真结果表明，用FPGA实现高速抽取系统是十分灵活有效的。     

基于锁相环的时钟相位插值电路设计与实现

千兆以太网收发器模拟前端的时钟恢复电路要求锁相环(PLL)能够提供"128相"等相位差的时钟信号.为了满足此要求,设计了一种相位插值电路,它在不增加四级VCO级数的基础上,对其输出时钟的相邻相位进行16插值.仿真结果表明,该插值电路使PLL的输出时钟相位从8相增加至128相,证明了电路的有效性.     

Low-Power Area-Efficient Pipelined A/D Converter Design Using a Single-Ended Amplifier

This paper presents a new scheme of a low-power area-efficient pipelined A/D converter using a single-ended amplifier. The proposed multiply-by-two single-ended amplifier using switched capacitor circuits has smaller DC bias current compared to the conventional fully-differential scheme, and has a small capacitor mismatch sensitivity, allowing us to use a smaller capacitance. The simple high-gain dynamic-biased regulated cascode amplifier also has an excellent switching response. These properties lead to the low-power area-efficient design of high-speed A/D converters. The estimated power dissipation of the 10-b pipelined A/D converter is less than 12 mW at 20 MSample/s.     

高速突发解调器的快速同步技术研究

突发通信中需重点考虑同步时间,提出了一种突发解调器方案,具有同步时间快、传输速率高的优点。重点介绍了符号定时和载波相位恢复,分析了定时估计算法和内插定时恢复中的关键点;分析了载波相位估计算法并结合工程实现提出了简化算法,分析了剩余载波频偏和相位估计时间的关系。Matlab定点仿真结果表明了该方案的可行性和有效性,最后根据提出的方案实现了90Mbps QPSK突发调制解调器。     

静电驱动悬臂梁数模转换器设计、分析与模拟

提出了一种新型的微电子机械数模转换器 (MEMDAC)———静电驱动悬臂梁数模转换器 .与传统的静电驱动悬臂梁执行器相比 ,新的结构能更精确地控制梁的挠度 .文中给出了此MEMDAC的设计、分析和模拟过程 .有限元(FEA)分析表明此MEMDAC的最大输出位移为 1 5 1μm ,分辨率为 0 1μm ,其最大非线性误差为 0 0 3μm .     

基于多项式滤波的高性能内插器的ASIC设计

提出了一种设计基于多项式滤波的高性能内插器的有效方法.偏移二进制编码的并串DA算法和折叠技术使滤波和多项式计算仅用一个乘法器完成;存储器资源比同等并行度的DA算法降低50%.在0.13μm工艺下,利用该方法实现了时钟频率为300 MHz,最高插值倍数为256的内插滤波器.总结了该方法与传统多相分解实现相比在资源消耗、灵活性等方面的优势.     

应用于ΣΔADC的多级抽取滤波器面积有效实现方法

本文介绍了一种用于音频过采样模数转换器的多级抽取滤波器的面积有效实现方法。抽取滤波器的抽取倍数为256,通带波纹小于0.005dB,阻带抑制达到100dB。通带范围为0-20kHz,输出为48kHz的16比特信号。通过采用含RAM和ROM的面积有效架构,以及对一个运算周期中有效的指令调度,该抽取滤波器在XilinxFPGA上综合后仅使用了不到300个LUT和不到160个Slice。不同于串行或部分串行架构中运算速率通常大于输入采样速率的情况,该实现方法可使得运算速率和采样速率一致,从而简化整体ΣΔADC设计并降低功耗。架构中RAM和ROM的采用使得该抽取滤波器可编程,进一步可改进用于自适应滤波应用。最后,在Modelsim中的RTL仿真结果通过Matlab\Simulink程序进行了验证。     

△-∑A/D转换器中数字下变频解调器的设计与实现

从集成电路设计技术的角度,介绍了△-∑A／D转换器中数字下变频解调器的原理和集 成实现方法。采用CSD码,用CIC滤波器、半带滤波器,实现了16位△-∑A／D转换器中的抽取器。 对所设计的HDL代码进行了综合及仿真。结果表明,设计达到了精度要求,且具有速度快、面积小 的特点。     

一种带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在IQ路之间引入一个固定的分数倍采样点的延时,本文提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gardner时钟误差鉴相算法和拉格朗日内插算法,方案在1024QAM解调系统中验证成功。     

基于权值的微机械数模转换器

提出了一种新颖的基于权值的微机械数模转换器 ,它的原理与电路中的权电阻数模转换器类似。通过改变纵向梁的长度获得不同的刚性值作为比例因子 ,从而实现由二进制电压输入到模拟位移输出的转换。为了减小误差 ,对结构作了优化设计 ,同时还考虑并解决了零稳定性问题 ,提高了输出位移的精度。文中给出了有限元方法对由热执行器阵列驱动的数模转换器的输出位移分析的结果 ,并对几种微机械数模转换器的设计进行了比较。     

一种低成本智能全光波长交叉交换连接器的设计和实现

报道了一种采用多个4×4,一个8×8光开关以及固定波长转换器组成的大容量全光波长交叉交换连接器(OWXC)的新颖结构,可以实现低串扰、低延迟的无阻塞光信号交换和转换,降低成本30%左右。同时,提出了应用于该结构的智能控制信号传输帧结构以及通过设置可用波长被锁定的时间门限来实现三种具有服务等级的智能光链路建立方式。实验结果显示,一条光链路从被断开到自动重新建立的时间是22 ms,可以实现人工、自动和半自动三种链路建立方式以及三根光纤,24个波长的全无阻塞交换,交换容量达到960 Gb/s。对组建大容量的光交叉连接(OXC)具有参考意义。     

一种高精度∑-ΔA/D转换器的数字滤波器设计

设计了一种用于高精度音频∑-ΔA/D转换器的数字滤波器.该滤波器由级联梳状滤波器(CIC)、补偿滤波器和半带滤波器组成.设计中采用了乘法器分时复用技术以减少电路面积.设计的滤波器可实现128/64两种抽取率,其性能可满足该∑-ΔA/D转换器的要求.     

面向音频应用的可配置片上系统的设计与实现

基于一款通用的16位定点数字信号处理器,结合D/A转换器、A/D转换器和放大器等模拟电路模块,设计并实现了一种面向音频应用的可配置片上系统.该系统支持立体声输入输出,具有8～48 kHz之间可编程的采样频率,以及可编程的输入输出放大器增益.同时,设计使用了24位高精度Σ-Δ A/D转换器,并配有可供选择的数字滤波器.为支持不同应用,系统提供24位或16位的可编程字长调节.系统芯片工作在1.8 V电压下,芯片内各部分支持挂起或睡眠状态,有利于低功耗的便携式应用开发.介绍了部分关键功能模块的仿真、验证和测试,以及整个系统仿真模型的建立.