一款用DSP+FPGA实现的数字相关器

在对跳扩频通信的研究中,采用软件无线电技术实现数字相关器,比较起用模拟器件实现相关算法具有灵活性和稳定性,调试也更加方便。在经过算法推导后,给出了仿真结果,从理论上奠定了实现的基础。然后在DSP FPGA的架构上介绍了算法实现的流程图。最终实际做出的模块根据实测结果达到了设计要求。做出的模块也应用在超短波扩频电台中。实践证明这是一款实用的实现方法。     

用VHDL设计高速数字相关器

介绍了通信技术中数字相关器的工作原理,用VHDL设计了十六位高速数字相关器,并给出了仿真波形图,最后用CPLD实现了高速数字相关器。     

并行数字相关器的FPGA实现

扩频码的相关解扩是扩频通信接收机的关键技术之一,主要介绍了数字相关器在全球定位系统（GPS）信号捕获中的应用,并进行了FPGA实现。在设计中,采用了16路并行相关运算的方式加快相关解扩运算速度。在GPS信号时域捕获的理论推导基础上,给出了数字下变频电路结构,分析了载波NCO的频率精度,详细讨论了扩频码相关解扩单元阵列的计算方法和电路结构与参数。最后,通过ModelSim算法仿真和Xilinx Virtex-5 LX220FPGA测试,取得了较好的捕获效果。     

基于VHDL语言的并行数字相关器的数据通道设计

在采用并行数字相关器对直扩码进行解扩时,其数据通道设计十分关键。对数据通道使用流水线技术,可以提高其运算速度。整个数字相关器用VHDL语言来描述,经逻辑综合后,适配到FPGA芯片中。文中还给出布局布线后的时序仿真。     

数字相关器及其VHDL设计

利用VHDL(甚高速集成电路硬件描述语言)对硬件进行设计可简化电路设计工作。在数字通信的数据传输过程中,需要保持数据在传输过程中的同步,因此要在数据传输过程中插入帧同步字并用数字相关器对帧同步字进行检测,从而有效地避免发送数据与接收数据在传输过程中出现的异步问题。以10交叉码作为帧同步字的主要格式,基于FPGA进行了数字相关器的VHDL设计。     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。     

基于流水线加法器的数字相关器设计

数字相关器在数字扩频通信系统中应用广泛,受数字信号处理器件速度限制,无法应用于高速宽带通信系统,在此提出了一种基于流水线加法器的数字相关处理算法。该算法最大限度地减少了加法器进位操作,解决了基于全加器型数字相关器存在的进位延迟过大的问题,实现了时分多址体制下的同步段数字相关,提高了同步段相关的可靠性。     

数字下变频的FPGA实现

介绍了数字下变频的组成结构,并通过一个具体的实例,给出了FPGA实现的具体过程。     

基于FPGA的数字频率计的设计和实现

现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本文以设计一个四位显示的十进制数字频率计为例，介绍了在一片FPGA芯片上实现多住数字频率计的设计方法和实现步骤，并且给出了仿真结果。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。所设计的电路通过硬件仿真，下载到目标器件上运行，能够满足实际测量频率的要求。     

一种基于FPGA的数字秒表设计方法

文中介绍了一种基于FPGA的数字秒表设计方法。采用VHDL硬件描述语言,运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。最后经实验验证,该数字秒表计时准确,输入信号能准确控制秒表运行。系统所采用的自上而下的模块化设计方法,对于其他复杂的系统设计也有很强的借鉴意义。     

基于FPGA的FIR数字滤波器的设计与实现

介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。     

基于FPGA的FSK信号的设计与实现

FSK在通信上有着广泛的应用,具有抗噪声性能好、可以异步传输、误码率低的优点。本文根据数字信号FSK调制的工作原理,在QuartusⅡ软件平台上应用VHDL进行编程仿真,进行了FSK调制的设计,并下载到FPGA芯片-CycloneⅡ EP2C35F672C8上进行了实现。     

基于FPGA的多功能全同步数字频率计设计

在分析比较现有测频方法优缺点的基础上,介绍全同步测频原理,给出采用AT89C51单片机实现控制,并通过FPGA芯片,在Max＋PlusⅡ中运用VHDL语言编程,设计出一个多功能全同步数字式频率计。该设计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于FPGA的全数字FSK调制解调器设计

根据数字信号FSK调制和解调的工作原理,采用层次化、模块化方法设计了一种基于FPGA芯片的FSK调制解调器;用数字键控法实现了调制,用过零检测法实现了全数字解调。同时结合系统功能实现的需要,设计了伪随机序列(m序列)模块。整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。     

基于FPGA的数字钟设计

介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计，并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。     

基于FPGA的数字输入式步进电机控制系统设计

介绍了一种利用EDA技术，实现步进电机控制系统数字输入的方法，从而实现了对步进电机的精确控制。并对该系统的结构、各模块功能以及程序设计优化、综合、仿真、下载做了详细论述。     

基于FPGA实现的一种新型数字锁相环

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的新型的数字锁相环。使用FPGA内底层嵌入功能单元中的数字锁相环74HCT297,并添加少量的数字电路来实现。最后利用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/30 kW的感应加热电源中。     

基于FPGA和DDS技术的任意波形发生器设计

根据现代电子系统对信号源的频率稳定度、准确度及分辨率越来越高的要求,结合直接数字式频率合成器（DDS）的优点,利用FPGA芯片的可编程性和实现方案易改动的特点,提出了一种基于FPGA和DDS技术的任意波形发生器设计方案。采用VHDL和原理图输入方式,在QuartusⅡ平台下实现该设计的综合和仿真,用Matlab对仿真数据进行处理及显示,验证了设计的正确性。通过设置参数可以灵活控制输出频率和分辨率。     

基于FPGA技术的曼彻斯特编码器设计

曼彻斯特码是一种性能优良的数字基带信号传输码,具有消除直流成分,隐含时钟等特性,使得他在石油勘探测井中有着广泛的应用。从曼彻斯特码的帧结构出发,在阐明曼彻斯特码基本工作原理的基础上,应用FPGA技术,利用硬件描述语言VHDL设计完成曼彻斯特编码器,所设计的系统包含使能、复位、同步字的产生以及奇校验等功能,所编写的VHDL源程序经Altera公司的软件Max PlusⅡ进行调试、优化及仿真,仿真结果与理论分析完全吻合。