芯片封装引线框架的应用及市场

集成电路IC半导体产业的制造流程被分为芯片制作前工序和芯片封装测试后工序两大生产系统。封装起到保护芯片、重新分布输入／输出I／O获得更易于装配处理的引脚节距．为芯片提供良好散热通路．便于测试和老化试验等极其重要作用。IC封装有许多种板结构尺寸、外形和引脚数量．以满足各类IC发展和系统的不同要求。IC封装两个主要基本结构类别为引线框架式封装和基式封装，前是一类十分重要而技术悠久的封装，采用引线框架的产品类型仍在半导体产业中占据主导地位。     

封装引线框架产业大有可为

本文叙述了半导体封装产业发展趋势及市场前景,同时指出了封装引线框架面临的良好市 场前景,我国的引线框架业将会大有作为。     

高速ASIC封装的电性能

高速ASIC封装的电性能参数包括传输延迟，特性阻抗，信号串拔以及封装电感和电容等，本文分析这些参数对电路性能的影响， 给出计算模型和方法，提出改进封装电性能的措施。     

芯片测试中外接引线对电路频率特性的影响

当测试集成电路的高频特性时，其外接测试引线形成的分布电容和电感常常会引起不必要的反馈和自激，增大集成电路的损耗和噪声，影响集成电路频率特性的测试结果。     

方形扁平无引线QFN封装的研究及展望

方形扁平无引线(QFN)封装是方形扁平封装(QFP)和球栅阵列(BGA)封装相结合发展起来的先进封装形式,是SMT技术中产品体积进一步小型化的换代产品.讨论了QFN技术的改进及工艺自动化发展进程,指出其必将成为半导体器件高端主流封装形式之一.     

IC封装用铜合金引线框架及材料

本文评述了国内外IC封装用铜合金引线框架及材料的研发现状,主要涉及封装对引线框架材料的要求,铜合金引线框架材料的特性,铜合金引线框架材料研发动态,引线框架的制作技术以及市场需求等内容,并由此分析它们的发展趋势。     

高速ASIC封装的电性能

高速ASIC封装的电性能参数包括传输延迟、特性阻抗、信号串扰以及封装电感和电容等。本文分析这些参数对电路性能的影响,给出计算模型和方法,提出改进封装电性能的措施。     

无引线片状固体钽电容器的封装技术

本文根据无引线片状固体电解质钽电容器的研制,提出了封装材料选择依据,并进行了理论概述。介绍了适宜大生产的封装工艺和工艺原理,指出了该工艺的特点和封装技术的发展方向。     

改造无引线插座CSP封装

无引线插座封装（LLP） LLP是一种“无引线插座封装”,这种封装的表面并无凸出的管脚,其焊盘不加掩蔽,并与封装底部对齐,因此可以令封装体积更为小巧。只要将连接管芯的无掩蔽焊盘焊接到电路板上,便可为芯片提供一条导热管道,让热能可以由封装传导至印刷电路板,确保封装可以发挥卓越的散热性能。     

芯片级封装

电子装置的小型化推动封装向芯片大小方向发展，即芯片级封装。本文给出了ＣＳＰ的定义和特点，讨论了μＢＧＡ，ＭＳＭＴ大头针式凸点连接技术等。     

半导体封装中铜引线球焊工艺技术

为了解决半导体封装中黄金引线球焊工艺成本过高的问题,文中提出了一种用铜材料代替黄金材料的铜引线球焊工艺技术.并给出了这种铜引球焊工艺的可焊性和可靠性分析结果.     

压力传感器的芯片封装技术

对压力传感器芯片的各种封装技术作了比较和讨论，指出它们的优缺点和适用场合。还对各种封接键合材料的特性作了概括。     

框架有效成本与内引线长度技术能力的关系

引线框架封装和基板封装是集成电路封装两个基本结构类别,在当前的半导体封装产业中,引线框架封装依然占据了主导地位。近年来随着有色金属价格的飞涨,对框架类产品造成了严峻的成本挑战,而通过技术手段来降低产品有效成本才是最安全、可行的方向。文章通过对框架内引线长度技术能力的差异比较,在金丝价格飞涨的情况下,发现其对框架有效成本...     

封装对CMOS VLSI电性能的影响

本文简述了封装对CMOS VLSI电性能的影响及解决措施,重点介绍了封装在CMOS电路中引起的电噪声。     

引线框架塑料封装集成电路分层及改善

分层是塑料集成电路封装过程和可靠性试验后常见的问题,如何解决分层问题是封装材料供应商、封装工程师、可靠性试验工程师共同研究与改善的课题。通过对封装产品结构、材料、工艺方法等方面进行深入的解析,详细阐述了引线框架塑料封装集成电路分层产生机理,描述了分层对集成电路的危害以及如何预防分层的发生,进而提出了有效的改善措施。结果表明,这些措施的应用能够有效预防分层问题的发生,提高塑料封装集成电路的可靠性。     

更小的芯片封装有望提供更高的可靠性

与现行的US8封装相比,由位于美国缅因州南波特兰的FairchildSemiconductor公司开发的TinyLogicMicroPak8八端子芯片规模无引线封装系统有望节省60%的占用空间,并可维持0.5mm的触点密度。这种一开始在该公司的UHS低压逻辑器件系列(包括1位、2位和3位低压及低功率逻辑器件)中得到大量应用的封装使得设计人员能够在采用现有的元件安装工艺的情况下改进产品的性能并实现新型设计。该封装的占位面积为1.6mm×1.6mm,并在其外围采用了0.2mm×0.3mm的LGA接触衬垫(contactpad),这些衬垫采用了一种“衬底上芯片”(chip-on-substrate)的连接方式,…