基于DSP平台H．264编码器的实现与优化

相对于以前其他的标准,H.264标准在分层编码、帧内/帧间预测编码、多帧参考、预测精度等技术方面做了巨大的改进。因此,在TMS320DM642平台上实现H.264基档次编码器的移植与优化显得格外实用和必要。基于对DSP平台的结构特性和H.264的计算复杂度分析,主要从以下3个方面对H.264编码器进行了优化:核心算法、数据传输和存储器/Cache使用。实验结果表明,对于CIF格式的视频序列,最优化后的H.264编码器能够达到每秒高于24帧的编码速度,满足了视频处理对于实时性的要求。     

H.264在DSP上的实现及优化

本文介绍了H.264视频压缩标准和TMS320C6455的结构,并在该平台上实现H.264编码器.结合DSP的特点,从内存分配及CACHE优化、算法及代码优化几个方面进行了优化.文中采用了一种快速的帧间模式选择算法:根据图像纹理不同,预先判别SKIP模式;然后根据图像高频分量获知图像的细节程度,对块模式进行选择.实验结果表明,该方法在保证图像失真度和码率性能的前提下,视频编码器在性能和效率方面都达到了良好的效果.     

基于DSP的H.264解码器的优化1

该文讨论H.264解码器在TI公司的TMS320C64x系列DSP芯片上的实现方法,给出了在闻亭公司的DAM6416P处理平台上优化C语言代码的基本方法和在DAM6416P处理平台上对H.264解码器的C代码进行优化的具体措施.实验结果表明了该优化方法的合理性.     

基于TMS320C6416芯片的H.264编码器设计和实现

描述了基于TMS320C6416 DSP平台的H.264编码器的设计和实时实现.在提出该编码器实时实现中的关键问题之后,介绍了该编码器的硬件平台和所采用的多种代码移植和优化方法.试验结果表明:该编码器在保持很高的图像质量和压缩效率的同时极大地提高了运行速度,可以应用于实时应用场合.     

基于高速DSP的H.264视频编码器的实现和优化

H.264是由ITU-T和ISO联合制定的新一代视频编码标准,具有低码率、高质量的特点。TMS320C64x是美国德州仪器公司目前性能最高的定点数字信号处理芯片。该文在介绍H.264编码器新的技术特点的基础上,探讨了基于TMS320 C6416 DSP平台的H.264编码器的设计和实现。文章讨论了该编码器的硬件平台的结构特点及多种代码移植和优化方法,着重介绍了如何在C64x扩展指令集的基础上对程序的关键耗时模块进行优化,以及在实现过程中如何根据程序流和数据流的运转特征,使用EDMA进行资源调度,合理地分配和利用DSP有限的存储资源。试验结果表明,通过有效的优化手段,该编码器在保持较高的图像质量和压缩效率的同时,在QCIF格式下达到了实时编码效果,可以适用于多种实时应用场合。     

基于双DSP的实时高清H.264视频编码器实现

针对H.264标准的高清视频编码在实现时对硬件有较高要求,提出了一种使用双DSP处理的方案.针对双DSP执行时的并行性、协调性及通信的问题进行了详细讨论,提出了相应的解决方法.DSP芯片选用TI的TMS320C6455,双DSP间的数据通信采用串行RapidIO(SRIO)接口.实验结果表明,该方案对高清720p的处理时间在40 ms以内,满足了对高清视频的实时处理要求.     

H.264算法的DSP移植与优化

在TMS320DM643平台上实现H.264基档次编码器的移植与优化显得格外实用和必要。基于对DSP平台的结构特性和H.264的计算复杂度分析,主要从核心算法、数据传输和存储器/Cache使用几方面对H.264编码器进行了优化。实验结果表明,对于C IF格式的视频序列,优化后的H.264编码器能够达到每秒高于24帧的编码速度,满足了视频处理对于实时性的要求。     

基于OMAP平台的H.264解码器实现

给出了一种在OMAP5910平台上进行H.264解码器设计的实现方案。由于OMAP5910是双核处理器,本方案遵循它的编程模式,并结合具体结构进行了优化,最终通过ARM端客户程序负责控制DSP进行解码,并采用DSP端应用程序进行具体的解码处理,同时利用该解码器对图像进行了测试。实验结果表明,该解码器可以符合手持设备的应用需求。     

H.264视频编码器的VLSI实现

介绍了几种H．264硬件编码器及其特点,设计了支持1080i视频格式的H．264编码器,简介了运动估计、运动补偿等模块的设计要点,进行了VLSI实现。经FPGA验证与分析,整体设计占用逻辑资源较少,功耗约为850mW。     

一种H.264高清编码器的实现

介绍了一种H.264高清编码器的方案,描述了系统实现框图、主要芯片的特性,以及控制选单的主要功能.该产品可广泛应用于数字视频广播和IPTV系统.     

H.264/AVC视频编码器在DM642平台上的实现与优化

文章介绍了H．264视频压缩标准的原理和DM642数字信号处理器的结构，并在该平台上实现了H．264视频编码器。对H．264标准中的几个主要模块进行了理论分析，并结合该数字信号处理器的特点对程序进行了优化．有效降低了整个编码器的运行时间。实验结果表明文章实现的视频编码器在性能和效率方面都达到了良好的效果。     

基于DM642平台的视频会议中H.264/AVC编码器优化

针对视频会议系统应用,基于DM642平台进行了H.264/AVC编码器的优化.优化过程分为三步,首先是编码体系结构的选择及功能裁剪,其次是对运动估计算法进行优化,最后是针对平台的优化.在DM642平台上进行了测试,实现了20 f/s CIF(352×288)格式图像的实时编码.     

基于Intel指令集的H.264编码器优化

首先简要介绍Intel指令集的主要特点,接着重点阐述利用Intel指令集对自行设计开发的H.264编码器进行优化的方法,主要优化模块包括SAD(Sum of Absolute Difference)、整数变换及反变换、SATD(Sum of Absolute Transformed Difference)、亚像素内插等,实验表明,该方法可以较大程度提高编码器编码速度,当QP=24时,对3种不同类型CIF序列的编码帧率平均提高46.67%.     

基于DSP的H.264/AVC解码器运动补偿模块的优化

针对H.264/AVC解码器中运动补偿模块存取密集、计算复杂度高的特点,对参考数据读取方式和亚像素插值计算进行了一系列优化,提出了运动补偿参考数据读入的并行机制和亚像素插值的优化算法.在不降低图像质量的前提下,大大提高了解码速度,TI DM642DSP平台下仿真结果表明优化后的运动补偿模块的计算速度提高为原来的19倍.     

双核处理视频压缩系统的设计与实现

针对目前视频处理平台单核运算、效率不高、升级不方便的特点,提出了DSP＋FPGA双核并行处理的新型体系结构,同时发挥DSP能够高速处理数字信号和FPGA善于控制大数据量吞吐的特性,快速有效地实时实现了CIF格式图像的H．264视频压缩算法;同时对H．264视频压缩标准的快速预测算法进行了研究,并针对DSP硬件及指令特点实现了代码优化．结果表明DSP＋FPGA双核联合使用,提高了系统执行效率和灵活性,在压缩速度和压缩质量上都取得了良好的效果．     

H.264编解码器在C6416 DSP上的实现与优化

H.264是由ITU-T和ISO联合制定的新一代视频编码标准,有着码率低,质量高的特点.C64x系列DSP是目前TI公司推出的性能最高的定点DSP,NVDK(Network Video Development Kit)是其很好的仿真平台.本文介绍了H.264基于TIC6416DSP的优化与实现方法,通过仿真实验,编解码器在Qcif格式下达到实时编解码效果,能够满足实时通信要求.本文介绍了H.264在DSP上实现和优化的手段,最后给出实验结果.