直接数字频率合成器中杂散的分析

对直接数字合成器中各类杂散源进行了讨论,详细分析了因取样和量化形成的杂散,提出敢各类杂散在最坏的情况下的幅值计算方法,为直接数字频率合成器的设计计算提供了新的途径。     

降低电荷泵锁相环频率合成器的杂散分析

为了改善锁相环频率合成器的杂散,分析了电荷泵锁相环频率合成器杂散的表征形式以及产生的原因,并提出了5种降低杂散的方法,最后通过ADS软件进行了仿真.仿真结果表明:在改变参数为原先的50%的情况下,减小分频比来降低杂散的效果最为明显,可以减小3.823 dB,而减少环路极点则相对弱一些,只减小了1.605 dB.在工程实践中借鉴这些方法可设计出符合杂散需求的频率合成器.     

单片机控制的高分辨率频率合成器设计

本文介绍了我们近期研制的一种单片机控制的高分辨率频率合成器的基本原理及设计方法。它采用新的频率合成方法，与目前常用的多环结构频率合成器及小数分频频率合成器相比，具有频率分辨率容易提高、结构简单、成本低等优点，是一种新颖有效的高分辨率频率合成器。     

低相噪频率合成器的设计与仿真

为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器。利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求。用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434MHz,功率达到1dBm,相位噪声为-87dBc/Hz@10kHz。此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用。     

一种抑制相位截断误差引起的杂散结构

为了减少DDS中相位截断误差引起的杂散,二阶噪声整形电路和Sunderland结构相结合的DDS结构可以将杂散能量从频谱的低频段搬移到高频段,然后通过高质量的低通滤波器,有效地滤除相位截断引起的杂散.仿真结果表明,采用这种结构的低频段杂散功率谱明显减少.     

杂散抑制比对跳频通信系统的影响

快速跳频通信技术中的杂散抑制与快速换频是一对相互制约的矛盾。本文结合销相式跳频频率合成器的研制,讨论了环路中的杂散现象,分析了杂散输出对FSK-FH通信系统检测性能的影响,导出了一种定量计算FSK-FH通信技术中杂散抑制比的有效方法。结果表明,为了保证FSK-FH通信系统正常工作,杂散抑制比指标必须至少大于50dB,其结果对工程设计中频率合成器环路中杂散抑制比的合理选择及有效提高换频速度提供了理论依据。     

超高速跳频频率合成器的设计

在对直接频率合成、锁相环频率合成和直接数字频率合成三种基本频率合成技术,以及目前常用跳频频率合成器技术方案进行简要分析和对比的基础上,提出了一种由直接数字频率合成和倍频链构成的适用于超高速跳频的频率合成器设计方案,较好地解决了在保证频率高速切换条件下达到超高速跳频频率合成器输出频谱纯度要求的技术难点,并给出了采用该方案的具体实验结果。     

直接数字频率合成器差分输出匹配分析和设计

针对直接数字频率合成器(DDS)输出谐波功率较大的问题,分析了DDS输出差分驱动阻抗变换器的原理,对DDS输出信号进行了建模,讨论了差分信号的幅度和相位不平衡对DDS输出信号杂散抑制的影响,其主要影响是恶化了对偶次谐波的抑制.为了改善对偶次谐波的抑制,提出了一种补偿DDS差分信号幅度和相位不平衡的方法,其原理是运用不平衡的差分信号负载,来补偿DDS、电路板和阻抗变换器的幅度和相位不平衡,经实验和仿真表明该方法可有效地降低偶次谐波的幅度.     

DDS频谱分析与杂散预测软件包

直接数字合成器(direct digital synthesizer,DDS)是近年来迅速发展起来的频率合成技术,具有频率分辨率高、频率捷变等诸多优点。但其缺点是杂散抑制性能较差。分析了理想DDS的频谱结构,给出了杂散频谱的产生机理,并据此开发了图形化的频谱分析与杂散预测软件包。测试结果与理论值的对比说明了该软件包的正确性,并对基于DDS技术的频率源设计具有一定的实用性和指导意义。     

一种集成占空比校准的低杂散参考时钟倍频器

为降低小数分频模拟锁相环的相位噪声,并改善采用传统异或门倍频器对参考时钟进行倍频时引起的锁相环输出杂散,提出了一种集成占空比校准的低杂散参考时钟倍频器.该倍频器对输入时钟进行倍频后输出参考时钟到锁相环,通过降低锁相环的分频比有效降低了锁相环输出信号的相位噪声.针对由倍频器输入时钟占空比误差引起的参考时钟频率抖动及锁相环...     

直接数字频率合成器中的相位噪声分析

相位噪声和杂散性能是制约直接数字频率合成器(DDS)用于高稳定频率源的关键指标。文中给出了一种全新思维,定量分析了DDS中由相位截断引起的杂散谱及由相位截断、ROM存储器有限字长和DAC性能对其相位噪声性能的影响。     

DDS阵列频率源技术研究

杂散抑制差和输出频率低是DDS的两大缺点,并且随着输出带宽的增加杂散性能更加恶化。传统的解决方法是采用更好的算法和改进DDS芯片本身的结构。该文在分析了DDS杂散性能和输出带宽相互制约的DDS阵列方法基础上,尝试了一种新的解决办法——DDS阵列方法。同时还分析了这种方法的性能,并通过实验验证了其可行性。     

一种可预置频率合成器的设计

介绍了利用大规模锁相环频率合成电路设计可预置多频频率合成器的原理及方法,并举例加以说明,所设计的频率合成器具有结构简单,操作方便,频率稳定高等特点。     

基于DDS的高精度频率信号源

该文主要研究用直接数字频率合成DDS技术实现高精度频率信号源,利用红外遥控技术完成了高精度频率信号源的人机接口设计.实验结果表明,所研制的高精度频率信号源性能稳定、频谱纯度较高以及频率稳定度较高等优点.     

一种宽带直接频率合成器的设计

本文介绍一种高性能的宽带直接频率合成器的设计方法,可实现频率合成器的高分辩率。在S波段,该合成器在偏离载波1kHz时相位噪声优于-124dBc／Hz,杂散抑制达到70dBc,变频时间小于200ns。     

DDS的背景杂散信号分析

采用信号分析的方法,在对相位累加器进行等效的基础上系统地推导出了幅度量化误差(ROM舍位)对直接数字频率合成器(DDS)频谱分布的影响规律。所得到的理论推导结果与有关文献给出的计算机模拟结果符合较好,进一步完善了DDS的理论体系。     

L波段捷变频频率源关键技术研究

为了研究宽带低杂散的L波段捷变频频率源,采用DDS技术从数学方法上对DDS输出信号模型表达式进行展开和近似,在精度允许范围内将DDS输出信号近似为小信号锯齿波调制正弦波的结果,深入分析了锯齿波的频谱和频率控制字之间的关系.根据信号调制理论分析了DDS输出信号杂散分布及杂散频率和频率控制字之间的关系,DDS杂散谱线数量也与频率控制字相关,得出了相应的规律.结合实际工程和DDS杂散分布规律,设计了L波段(1.225～1.425 GHz)的捷变频频率源,在频率误差允许范围内选择合适的DDS输出频率范围和频率控制字,提高了系统宽带杂散抑制,DDS输出信号经滤波器之后杂散电平优于-83 dBc,经8倍频和滤波后杂散电平优于-70 dBc.     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

改善锁相频率合成器性能的一种有效方法

锁相频率合成器是现代频率合成器的一种主要型式，其性能主要取决于锁相环路的参数与调整状态，提高频率合成器的性能，有重要的实际意义，本文提出了一种在环路滤波器中加补偿电容来改善频率合成器性能的方法；并给出了现代锁相频率合成器的典型电路，环路参数的设计与选择及补偿后性能改善的实验结果。