共查询到10条相似文献,搜索用时 15 毫秒
1.
2.
《中国电机工程学报》2019,(21)
为减小全Si C功率组件开关振荡,满足高功率密度对功率器件的应用要求。定量分析三相两电平拓扑叠层母排元器件布局关系,建立考虑自感和互感的叠层母排数学模型,基于数学模型计算单个电容和2个电容对应的母排回路杂散电感等效值,仿真分析3个电容以上对应的叠层母排回路杂散电感等效值。计算与仿真结果均表明,随着支撑电容数量的增加,回路杂散电感逐渐减小,并且一致性更好。通过分析各支路杂散电感,优化了直流母线端口布局;通过双脉冲实验验证了叠层母排优化后抑制开关振荡的效果。实验结果表明,虽然优化后的功率组件开关时间及开关损耗有所增加,但开关振荡得到有效抑制,能更好地满足高功率密度应用场合对安全性能的需求。 相似文献
3.
为了抑制大功率三电平变换器关断过电压的产生,从减小连接线路杂散电感出发,对无感叠层母排结构合理设计.首先,根据三电平变换器的拓扑结构和工作原理,阐述产生尖峰电压的四种强迫换流回路.然后,基于电磁场理论,提出回路面积最小化的无感母排设计原则,并应用到三电平防爆变换器中.实验结果表明,所用无感母排设计方法合理,有效抑制器件关断过电压,提高系统工作可靠性. 相似文献
4.
5.
碳化硅(SiC)器件的高开关速度使得其对杂散参数更为敏感,容易激发高频振荡和超调.因此需要对功率回路杂散电感进行准确计算,其中以母排电感最为关键.该文首先对现有母排电感计算方法分析比较,并提出一种考虑趋肤效应影响的母排电感计算方法;在此基础上,结合有限元仿真定量分析空间几何参数、器件布局和母排开孔等因素对母排电感的影响,并通过最小二乘逼近得到多异结构母排电感解析计算公式.最后,使用该方法计算1200V/423A SiC MOSFET测试平台的母排电感,并分别与Ansys Q3D仿真提取结果和实验测试结果对比,结果表明,该方法计算大功率变流器叠层母排杂散电感具有较高的实用性和准确性,可为SiC MOSFET的应用研究和叠层母排的布局设计提供有益支撑. 相似文献
6.
7.
针对功率开关关断过电压和EMI危害,本文从减小回路杂散电感出发,阐述了叠层母排在功率变换器中应用优势及数学模型。然后,基于电磁场理论,提出回路面积最小化无感母排设计原则,并进行H桥逆变器叠层母排结构设计。最后,Ansys有限元仿真结果表明了设计方法的合理性。 相似文献
8.
《中国电机工程学报》2010,(18)
针对750kVA高功率密度二极管钳位型三相三电平IGBT变流模块的设计需求,用ANSOFT Q3D软件比较研究3类适用于多层母线排的叠层方案,并提出一种新颖的叠层母线排分组连接结构,结合特殊设计的缓冲电容布局,减小各IGBT模块的关断过冲,省去阻容吸收电路,并优化了高频电流在不同电容间的分布,抑制电解电容发热。通过理论计算与仿真两种方式计算该设计方案的杂散电感,并用实验加以证实。此功率模块在测试中体现了良好的应用效果,最后给出系统结构和实验波形。 相似文献
9.
在大功率变流器产品的设计应用过程中,因母排杂散电感的不匹配导致变流器模块支撑电容纹波电流有效值偏大,电容长期工作在超额状态以致损坏。针对上述问题,根据变流器模块不同母排结构建立相对应的数学模型,分析了支撑电容电流偏大的根本原因。通过试验的方法测量提取不同母排结构的杂散电感以指导后续母排的设计。根据理论分析提出了通过优化母排设计、改善控制算法来减小母线支撑电容纹波电流。最后,基于某一变流器平台,通过测量不同试验条件下电容电流纹波,对比分析试验数据以验证所提改进措施的有效性。 相似文献
10.
在分立器件并联型碳化硅逆变器中,主功率回路叠层母排的设计需满足低寄生电感、外电路对称及器件均温的目标。然而,现有叠层母排的结构方案大多针对的是功率模块,对于分立器件并联型叠层母排缺乏系统性的设计方法。首先以两管并联为例,展示分立器件并联型叠层母排的三维结构特征。接着提出一种分立器件并联型叠层母排寄生电感建模以及解耦计算方法,为评估并联支路寄生电感大小和对称性提供依据。最终基于Ansys Q3D的参数化仿真分析,对不同器件布局以及关键物理尺寸进行寻优,总结出分立器件并联型叠层母排的设计原则。基于上述方法,设计出一种六管并联型叠层母排结构,通过仿真和实验验证了该结构满足低感,外电路对称以及器件均温的设计目标。 相似文献