高速自应答异步双轨推通道设计

针对全局异步、局部同步片上网络中不同传输速率下的数据传输问题,提出一种高速异步双轨推通道.该通道中的单元采用自应答控制,在减小前向延时的同时提高了吞吐率;双轨数据的传输采用对称结构的2条独立传输链路,避免了复杂的时序设计,降低了传输链路间的干扰,保证了数据的可靠传输.最后基于0.18μm标准CMOS工艺,在不同温度、不同工艺角下对4级通道的性能进行测试.结果表明,采用文中的异步通道前向延时为70 ps,吞吐量为4.46 GHz,功耗为2.71mW,可满足高速、低功耗、高鲁棒性的片上通信需求.     

异步片上网络研究综述

异步片上网络具有低动态功耗、对延迟抖动的不敏感、统一的网络接口、较低的系统集成复杂度和较好的电磁兼容能力等众多特性,是下一代片上多核微处理器和多核片上系统的标准片上通信架构之一.在简单介绍异步电路的相关理论后,从多个方面概述了当前异步片上网络的研究成果,包括网络拓扑、同步?异步接口、流控制、服务质量、路由算法、低功耗设计、容错和可测性设计以及设计自动化;然后介绍并分析了一些具有代表性的异步片上网络设计案例.研究显示,异步片上网络具有众多同步片上网络所不具备的优点,大量的片上多核系统将使用异步片上网络作为其片上通信系统,但它们的易用性和网络性能亟待提高.     

金融分布式数据库异步全局索引研究

伴随移动支付的快速发展,传统的金融核心业务所使用的集中式数据库面临性能、可用性等方面的挑战。为此有研究者提出了采用计算和存储分离架构的分布式数据库解决思路,通过网络连接构建在物理上分散、逻辑上集中的分布式数据库管理系统。全局索引是分布式数据库提升查询效率的重要手段,但当前的全局索引主要通过在传统网络中利用同步机制来实现。这种机制在金融数据管理的典型交易和批量导入数据场景下面临单表索引数量少、吞吐量降低、事务响应时间抖动等亟需解决的问题。为此,提出了一种基于分布式数据库的异步全局索引架构,通过新增MQ消息队列、分布式缓存,以及利用RDMA网络,实现一种满足金融典型场景需求的异步全局索引。为了验证有效性,与Oracle、CockroachDB在相同的场景下进行大量对比分析,实验结果表明,在金融核心业务数据的批量导入、交易等场景中,该方法的主要性能指标比现有方法提升60%以上,而对系统资源需求降低20%以上。     

一种类脑处理器片上网络的验证框架

近年来,随着摩尔定律的放缓,传统体系结构逐渐面临“存储墙”和“功耗墙”问题。如今新型计算模式和体系结构层出不穷,其中就包含了类脑计算。由于其存算一体的特点,类脑计算已逐步打破了冯·诺依曼体系结构带来的“存储墙”和“功耗墙”限制,在类脑处理器上相关类脑算法得到了高效的应用。现阶段在大规模生物神经网络的应用场景下,需要提升多核类脑处理器的规模可扩展性,保持其高数据吞吐量和低传输延时。现今,大多数多核类脑处理器的设计采用片上网络作为互连结构。然而目前关于这类片上网络的验证研究还相对较少。鉴于片上网络对多核类脑处理器的重要性,建立一套完整而鲁棒的片上网络功能验证框架意义重大。旨在基于随机化方法来生成行为级和FPGA硬件级测试所需的激励文件,通过对日志文件进行高效处理实现较为全面的功能验证。     

基三分层互连网络和2-D Mesh的比较

多核处理器（multi—core processor）成为高性能处理器体系结构的研究发展方向，核间的连接方式对多核处理器性能的发挥起着重要作用。从降低节点度、减少网络链路数和缩短网络直径的角度出发，提出了一种用于片上核间互连的新型分层互连网络——基三分层互连网络（THIN），该网络拓扑简单，节点度数低，网络链路数相对较少，并具有明显的层次性和对称性以及良好的扩展性。深入比较了THIN和2-D Mesh的静态度量和无阻塞延迟，比较结果表明：在网络规模较小时，THIN比2-D Mesh更宜于用来构建片上核间的通信网络。     

基于竞争概率的片上网络带宽分配方法

在面向特定应用的片上系统中,不同模块之间的通信量和延迟需求差异很大,均等位宽的链路不能充分利用带宽资源。为此,提出一种非均匀的带宽分配方案,根据流量特征和竞争状况设定各链路的数据宽度,采用异构的互联结构合理分配连线资源并优化吞吐量。实验结果表明,在均匀流量模式下,非均匀位宽的异构网络和同构架构的吞吐量相近,而连线资源节省16%。在热点流量模式下,异构网络能够有效缓解局部拥塞状况,提高网络吞吐量。     

延迟优化的片上网络低功耗映射*

片上网络（NoC）是解决传统基于总线的片上系统（SoC）所面临的功耗、延迟、同步和信号完整性等挑战的有效解决方案。功耗和延迟是NoC设计中的重要约束和性能指标,在设计的各个阶段都存在着优化空间。基于蚁群优化算法,通过通信链路上并发通信事件的均匀分布来降低NoC映射阶段的功耗和延迟。仿真实验表明,与链路通信量负载均衡的方法相比,该方案能进一步在拓扑映射阶段优化功耗和延迟。     

面向低精度神经网络的数据流体系结构优化

数据流架构的执行方式与神经网络算法具有高度匹配性，能充分挖掘数据的并行性.然而，随着神经网络向更低精度的发展，数据流架构的研究并未面向低精度神经网络展开，在传统数据流架构部署低精度（INT8,INT4或者更低）神经网络时,会面临3个问题：1）传统数据流架构的计算部件数据通路与低精度数据不匹配，无法体现低精度神经网络的性能和能效优势；2）向量化并行计算的低精度数据在片上存储中要求顺序排列，然而它在片外存储层次中是分散排列的，使得数据的加载和写回操作变得复杂，传统数据流架构的访存部件无法高效支持这种复杂的访存模式；3）传统数据流架构中使用双缓冲机制掩盖数据的传输延迟，但是，当传输低精度数据时，传输带宽的利用率显著降低，导致计算延迟无法掩盖数据传输延迟，双缓冲机制面临失效风险，进而影响数据流架构的性能和能效.为解决这3个问题，设计了面向低精度神经网络的数据流加速器DPU＿Q.首先，设计了灵活可重构的计算单元，根据指令的精度标志位动态重构数据通路，一方面能高效灵活地支持多种低精度数据运算，另一方面能进一步提高计算并行性和吞吐量.另外，为解决低精度神经网络复杂的访存模式，设计了Scatter引擎...     

用于片上网络的高速低功耗多轨协议异步通信通道

针对传统片上网络中的通信通道功耗大、吞吐量低的缺点,提出一种用于片上网络的高速低功耗多轨协议异步通信通道,其具有检测完成自恢复的功能.每一级通道单元通过自动检测输出端的信号控制电路正常工作,加入门限门使整个通道单元延时不敏感,低延迟传输模块使前向传输延迟减少为1.5倍门延迟,1/4码的编码方式使电路功耗大大降低.在不同工艺模型和不同温度下对电路的性能和功耗进行仿真测试,结果表明,该通道单元最快可以在2.64GHz的频率下工作,平均动态功耗为1.252mW,可以满足高速低功耗的片上网络应用.     

一种用于片上网络的拥塞感知哈密尔顿最短路径路由算法

类脑处理器能够支持多种脉冲神经网络SNN的部署来完成多种任务。片上网络NoC能够用较少的资源和功耗解决片上复杂的互连通信问题。现有的类脑处理器多采用片上网络来连接多个神经元核,以支持神经元之间的通信。SNN在时间步内瞬时突发的通信会在短时间内产生大量的脉冲报文。在这种通信行为下,片上网络会在短时间内达到饱和,造成网络拥塞。片上网络中非拥塞感知路由算法会进一步加剧网络拥塞状态,如何在每一个时间步内有效处理这些数据包,从而降低网络延迟,提高吞吐率,成为了目前需要解决的问题。首先对SNN的瞬时猝发通信特性进行了分析;然后提出一种拥塞感知的哈密尔顿路径路由算法,以降低NoC平均延迟和提高吞吐率;最后,使用Verilog HDL实现该路由算法,并通过模拟仿真进行性能评估。在网络规模为16×16的2D Mesh结构的片上网络中,相对于没有拥塞感知的路由算法,在数量猝发模式和概率猝发模式下,所提出的拥塞感知路由算法的NoC平均延迟分别降低了13.9%和15.9%;吞吐率分别提高了21.6%和16.8%。     

神威太湖之光上分子动力学模拟的性能优化

“神威·太湖之光”国产超级计算机的特点是适用于高通量计算系统,此类系统往往存储器访问延迟,网络延迟较长.在实际应用中,有一大类问题是时间演化的模拟问题,往往需要高频状态迭代,每次迭代需要通信.此类应用问题的典型代表是分子动力学模拟,分子的性质依赖于时间演化,导致状态相关的时间尺度上难以并行化.实际应用中,全原子模型需要模拟超过ms时间尺度,每一步的物理时间为1fs~2.5fs,这意味着所需时间步个数超过10¹²个.众核处理器中,不同核心访存时需较长的“排队”等待,造成访存延迟.另外,网卡通信延迟以及较长的数据通路会带来网络延迟,由此导致在长延迟的众核处理器上进行一次有效的模拟几乎是不可能的.解决此类问题的主要挑战是提高迭代频率,即每秒执行尽可能多的迭代步.针对神威高性能芯片处理器的体系结构特点,以分子动力学模拟为例,研究了一系列优化策略以提高迭代频率：（1）单核通信与片上核间同步相结合,降低通信成本;（2）共享内存等待与从核同步相结合,优化异构体系结构中的核间同步;（3）改变计算模式,减少核间数据关联和依赖关系;（4）数据传输与计算重叠,掩盖访存延迟;（5）规则化问题,以提高访存凝聚性.     

一种高速延时无关同异步转换接口电路

针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点,提出一种可用于多核片上系统和片上网络的快速延时无关同异步转换接口电路.接口由采用门限门的环形FIFO实现,移除了同步时钟,实现了数据从同步时钟模块到异步模块的高速传输,支持多种数据传输协议并保证数据在传输中延时无关.基于0.18μm标准CMOS工艺的Spice模型,对3级环形FIFO所构成的传输接口电路进行了仿真,传输接口的延时为613ps,每响应一个传输请求的平均能耗为3.05pJ?req,可满足多核片上系统和片上网络芯片速度高、功耗低、鲁棒性强和重用性好的设计要求.     

网络处理器任务调度

按照网络应用及IXP处理器架构特点建立代价模型,并且以网络应用需求为导向提出了基于时间和吞吐量的任务调度算法(LTTS).该算法兼顾网络程序的吞吐量和延迟需求自动完成网络任务的调度工作,并且在这两项评价网络程序性能的重要指标上得到了满意的结果.     

非经典切片优化的同步运行时检验方法

利用现有的同步IP核来构建全局异步局部同步系统是未来片上系统设计的一个重要发展方向。在整个设计流程中,正确的接口设计和同步问题是至关重要的。该文提出一种改进的抽象时序图与基于计算切片优化技术的谓词检测方法相结合的同步验证技术。该技术可以使待检查的全局状态空间的规模指数级缩减,使验证效率得到提高。     

基于SDN的异构空间信息网络传输策略

在空间信息网络大时空尺度和节点稀疏特性的环境下,传统网络的异构性会降低网络传输效率,星间通信过程易中断,无法充分利用已存在的异构节点,导致星间链路频繁切换,使得平均传输时延增大与服务质量降低。为此,以空间信息网络为背景、以软件定义网络架构为核心对Floodlight控制器模块进行改进,运用控制器实现IP包与ATM包之间相互转换的策略,提出一种基于网络有效性的路由算法。仿真结果表明,与传统空间信息网络模型架构和卫星网络架构相比,通过该算法改进后的SDHSN架构在单位时间片内网络平均传输时延降低约3.75%,吞吐量提升7.22%～11.49%。     

基于差分进化融合蚁群算法的数据中心流量调度机制

针对数据中心网络的传统流量调度方法容易引起网络拥塞及链路负载不均衡等问题,提出了一种差分进化（DE）融合蚁群（ACO）算法（DE-ACO）的动态流量调度机制,对数据中心网络中的大象流调度进行优化。首先,利用软件定义网络（SDN）技术捕获实时网络状态信息并设定流量调度的优化目标;然后,通过优化目标重定义DE算法,计算出多条可用候选路径,作为ACO算法的初始化全局信息素;最后,结合全局网络状态以求得全局最优路径,并重新路由拥堵链路上的大象流。实验结果表明,以在随机通信模式下为例,与等价多路径路由（ECMP）算法和基于蚁群算法的SDN数据中心网络流量调度（ACO-SDN）算法相比,所提算法的平均对分带宽分别提高了29.42%～36.26%和5%～11.51%,降低了网络的最大链路利用率（MLU）,较好地实现了网络负载均衡。     

“腾越-Ⅱ”嵌入式异步微处理器的设计与实现

嵌入式系统对处理器功耗开销有严格的限制,异步电路技术可以作为设计低功耗处理器的有效方法之一。针对嵌入式多媒体应用,本文设计实现了一款低功耗异步微处理器——腾越-Ⅱ。处理器中包含一个异步TTA微处理器内核、一个同步TTA微处理器内核、两个存储控制器和多个外部通信接口。异步内核通过基于宏单元的异步电路设计方法实现,其它部分通过基于标准单元的半定制设计流程实现。处理器芯片采用UMC0.18μmCMOS工艺实现,基片面积为4.89×4.89mm2,工作电压为1.8V。经测试,处理器工作主频达到200MHz,且异步内核的功耗开销低于同步内核的50%。     

Spark环境下基于子图的异步迭代更新方法

全局同步计算模型简单易用,但是路障同步导致收敛速度变慢。以顶点为中心的异步迭代虽然提高了收敛速度,但在计算节点之间需要频繁发送信息。在Spark环境下提出一种基于子图的异步迭代更新方法。在子图之间建立异步消息通信连接后,子图能以异步方式发送数据块;通过多线程同步避免数据读写冲突,保证异步更新时顶点状态的一致性。在大规模样本数据集上分别从收敛结果、收敛速度和通信代价验证方法有效性。实验结果表明,与全局同步迭代相比,该方法有效提高了计算收敛速度。与顶点为中心的异步更新方式相比,该方法在收敛时间上略有增长,但是显著降低了通信开销。     

NoC资源网络接口设计

资源网络接口是片上网络处理单元向路由节点发送数据的一个通信接口,负责把处理单元发送的数据打包成路由节点所识别的数据。针对该接口高速传输要求,采用请求、应答通信机制方式设计一个资源网络接口。该接口内各模块间通信,以及该接口与处理单元和路由节点间通信均采用异步通信。接口内的打包器采用奇偶格式设计,缓存模块采用时分复用的思想以降低读、写过程延迟。用Verilog HDL语言完成该接口设计,在ModelSim10. 01d平台上验证,最终验证结果表明:设计的资源网络接口能够把处理单元发送来的数据打包成路由节点所识别的数据,且满足高速率数据传输要求。     

航空电子FC不同拓扑和服务类的实时性测试

在不同的消息流分布模式下,对光纤通道（FC）各种拓扑结构和服务类进行了性能测试,给出了各种传输情况下的消息延迟和吞吐量随负载的变化关系。通过分析得出结论：光纤通道的交换网络和服务类3分别较仲裁环和服务类2延迟小,最大吞吐量大;FC网络在均匀负载模式下,累积负载为网络最大吞吐量的50%以下时,消息传输具有确定性延迟上限。