基于AVR单片机+FPGA的U盘记录器设计

为了满足某民航导航系统中高速海量数据的存储要求,提出了一种基于AVR单片机和FPGA结合控制的U盘记录器设计方案。设计中以AVR单片机控制CH376读写U盘数据为核心,并利用FPGA控制大容量FLASH作为高速数据的缓存介质,解决了单片机缓存资源匮乏而造成的数据存储不可靠的问题。同时设计了专门的掉电检测电路,在掉电瞬间保存FLASH断点地址,实现了系统再上电的续存功能。经过多次测试与实验表明,系统性能表现优良,工作稳定可靠,能够满足实际工程应用需求,并已成功应用与某民航飞行数据记录系统中。     

基于EPM1240的SDRAM控制器的设计

SDRAM的读写逻辑复杂,最高时钟频率达100 MHz以上,普通单片机无法实现复杂的SDRAM控制操作。复杂可编程逻辑器件CPLD具有编程方便,集成度高,速度快,价格低等优点。因此选用CPLD设计SDRAM接口控制模块,简化主机对SDRAM的读写控制。通过设计基于CPLD的SDRAM控制器接口,可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM,增加系统的存储空间。     

基于单片机与CPLD的步进电机PWM驱动技术

提出了一种基于AVR单片机和CPLD实现三相混合式步进电动机控制系统,介绍了系统的原理和结构框图,详细论述了控制电路核心部分的设计原理和实现.系统利用单片机来设定电机的转速和转向,CPLD将单片机发出的控制信号转换成电机实际的控制信号,并通过驱动放大电路实现了对步进电机速度和方向的精确控制,系统中设计出电流控制型的PWM信号产生电路.实验结果表明,该系统具有修改方便,使用灵活,可靠性高,可移植性强,抗干扰能力强等优点.     

双口RAM在PCI总线与AVR接口设计中的应用

为了提高PCI总线与AVR单片机之间的数据传输速度,利用双lJ＇RAM通过共享的方式实现PCI总线与AVR单片机之间的高速数据交换。利用有限状态机方法将PCI接口芯片局部端逻辑转换为双口RAM读写控制信号和地址数据信号,并通过仿真工具ModelsimSe对接口电路进行了验证,得出的仿真波形符合要求;利用乒乓操作方法实现PCI接口芯片和AVR单片机交替读／写数据存储区,有效提高了PCI总线与AVR单片机之间的数据传输速度。实践证明该设计方法是解决高低速设备的传输瓶颈问题的有效途径。     

面向存储测试系统的FT245RL数据传输控制器设计

针对传统以单片机和CPLD构建存储测试系统的方案中器件多设计繁琐系统稳定性差的问题,提出了基于单片FPGA的存储测试系统构建方案,在介绍了这一方案的总体设计及工作原理后,重点阐述了以FPGA和FT245RL为核心器件的USB接口电路以及运用有限状态机在FPGA内部实现数据传输控制的方法。最后通过实验对存储测试系统的准确...     

引信电源性能测量电路设计

介绍了一种存储测试系统,该系统可以对处于高冲击和高速旋转恶劣环境中的引信电源的一些重要参数进行测量。电路采用单片机和CPLD联合控制的方法,充分利用了CPLD的高速和MCU控制灵活的特点,实现了数据采集和Flash存储器的读、写、擦除操作,以及与上位机通信的控制,从而实现微体积、微功耗、大容量的存储测试系统设计。分析了在闪存中构造负延迟存储空间的方法,以及AD校准的方法。整个系统经过实测在恶劣的环境中能够稳定的工作,达到了设计的目的,系统同样可以用于测试一般的化学电池。     

基于CPLD的C8051F单片机高速数据采集系统设计

设计了以CPLD为采集控制单元的高速数据采集系统。此系统采用CPLD对串行AD和串行铁电存储器的进行时序控制,协助芯片单片机C8051F020进行逻辑控制和时序协调。系统可实现采样频率2 MHz、采样精度12-bits、体积小和功耗低。该设计已经成功应用在测试中,其性能和指标均优于应用要求。     

基于FPGA和FT245R USB的数据采集系统设计

设计了一种基于FPGA、NAND FLASH存储器、模数转换器和USB的新型数据采集存储系统。利用FPGA强大的可编程能力及可实现片上系统的梅建,系统可实现对信号的快速采集及存储,解决了传统由CPLD与单片机组成的存储测试系统体积大、系统灵活性差的问题。     

基于C8051F060的微型生化分析仪高速数据采集系统

介绍了一种基于C8051F060单片机的微型生化分析仪高速数据采集系统.系统在CPLD产生的时序逻辑驱动下,以C8051F060单片机为控制核心,利用单片机片内集成的16位分辨率的A/D对CCD视频信号进行精确数据采集.为了加快数据存储速度,采用了DMA存储技术,使采样频率提高到300 kHz,满足了微型生化分析仪对高速采样的需求.实践检验表明,系统具有测试速度快、精度高、运行稳定、抗干扰能力强和成本低等特点.     

宽范围高稳晶振频率稳定度测试系统的设计

介绍一种宽范围、高稳晶振的频率稳定度测试系统设计,整个设计以铷原子钟为标准钟,采用直接数字频率合成技术,使用高分辨力频率计数器进行测量、计算,并由AVR单片机和CPLD可编程器件完成控制.实验结果证明,该设计不仅具备传统频稳测试系统的功能,而且又为解决非标准、高稳晶振的频率稳定度测试提供具体的方法.     

EPP通信在光纤激光共焦扫描显微镜中的应用

详细阐述了增强并行口EPP协议以及在WIN2000下EPP数据通信的驱动程序编程实现,然后介绍了EPP通信在光纤激光共焦扫描显微镜(FOCSM)中的应用。FOCSM系统中采用CPI。D和MCU构成带有静态图像采集功能的高速扫描电子控制系统。     

基于ARM和CPLD的高速高精度数据采集系统设计

基于CPLD和FIFO,本文设计了一种以S3C2440为控制器,结合高速模数转化器ADS7891、先进先出缓冲器芯片IDT7205构成的高速高精度数据采集系统。设计中主要体现CPLD采集控制逻辑的精确时序配合和FIFO的缓存,使FIFO能够在A/D与ARM之间充当媒介,较好的完成数据传输。     

基于ARM的实时图像采集压缩系统设计与实现

针对系统低功耗的实际需求,提出一种基于ARM的嵌入式图像采集压缩系统的实现方案.采用一片CPLD设计时序控制器,很好地解决了图像采集系统存在的系统严格同步和高速数据流实时处理的设计难点,并能实现ARM及其外围器件之间的控制逻辑和数据交互.详细介绍了系统硬件平台的构建及系统软件的设计流程,并给出实验结果.利用本系统能够在远程PC的控制下实时采集压缩图像,并通过无线传感网络传输,系统功耗低于200 mW.     

A Versatile High-speed Image Processing System Based on DSP and CPLD

In this paper, we present an optimized design method for high-speed embedded image processing system using 32 bit floating-point Digital Signal Processor （DSP） and Complex Programmable Logic Device （CPLD）. The DSP acts as the main processor of the system： executes digital image processing algorithms and operates other devices such as image sensor and CPLD. The CPLD is used to acquire images and achieve complex logic control of the whole system. Some key technologies are introduced to enhance the performance of our system. In particular, the use of DSP/BIOS tool to develop DSP applications makes our program run much more efficiently. As a result, this system can provide an excellent computing platform not only for executing complex image processing algorithms, but also for other digital signal processing or multi-channel data collection by choosing different sensors or Analog-to-Digital （A/D） converters.     

基于CPLD的PIC32单片机大容量存储系统设计

设计了以CPLD为存储控制单元的PIC32单片机大容量Flash存储系统.介绍了系统的组成方案、硬件接口电路以及CPLD控制单元模块化的设计思路,并在QuartusⅡ 9.0软件环境下对系统设计进行仿真验证.最后得到的时序仿真波形证明了系统设计方案的正确性与可行性.     

基于Nios II的弹载高速图像存储记录仪

针对传统弹载图像存储记录仪存在硬件电路体积大、系统扩展性差、数据存储速率低等问题,提出了一种基于Nios II的弹载高速图像存储器设计方案。以FPAG片上软核处理器Nios II为控制核心,采用新的双级流水线存储阵列结构实现图像数据的高速存储,通过信号接口阻抗匹配方案有效增强LVDS图像信号接收稳定性。系统能以240Mb/s的速率循环存储图像数据,具有稳定性强和微体积的优点,试验证明系统稳定可靠,能实现弹载高速图像的精准高速存储。