DDR2SDRAM控制器的数据通道设计

在DDR2 SDRAM控制器的设计中,用户端与DDR2存储器端之间数据通道的设计是提高数据传输率的关键,也是控制器设计中的难点.首先简单介绍了DDR2 SDRAM控制器的整体结构,然后分析了DDR2存储器的读写时序过程,并提出了双向数据DQ与同步信号DQS的相位关系要求,最后在阐述了数据通道要求实现的具体功能后直接使用...     

大尺寸 TFT 屏视频信号的尺度变换与降场频实现

为解决测试超高清视频处理主板需要更换不同规格TFT屏幕的难题,同时进一步缩短测试耗时;提出了一种FPGA器件联合DDR3 SDRAM存储芯片的尺度变换和降场频的系统结构,将不同分辨率和不同场频的视频信号归一化为高清视频信号。系统以4 K@60 Hz超高清视频作为输入信号,送到由FPGA控制的DDR3组成的视频数据读写模块中,实现数据跨时钟域传输和尺度下变换处理及视频数据的连接;连续输出尺度下变换与降场频处理后的高清视频信号。经对比实验测试,相较于多路FIFO加DDR3的存储结构,消耗的存储资源减少352 256 bit,同时转换过程耗时减少6.761μs。结果表明本系统更适用于生产线上视频处理主板的测试需求。     

基于FPGA的DDR3控制器设计

作为SDRAM的第3代动态同步存储器,DDR3以其高速率存储、大容量、低功耗以及良好的兼容性得到广泛应用.基于目前高速信号存储领域对存储性能要求越来越高,利用Virtex-7系列FPGA实现了DDR3控制器,自行设计用户接口模块有效控制数据读写.该DDR3控制器有效解决了目前存储器速率有限、功耗较大、带宽较低的问题.最终通过Modelsim仿真平台进行功能仿真验证,并且在硬件平台测试,验证了该控制器稳定性好,占用资源少以及可移植性强.     

一种基于DDR的PS与PL数据交互方法的设计与实现

针对片上系统芯片中处理系统和可编程逻辑之间数据交互量大的应用,提出了一种基于双倍速率同步动态随机存储器的PS与PL数据交互方法。PS与PL通过访问共同的DDR,按照自定义的协议进行数据交互。将DDR中用于数据交互的空间划分为指令空间和数据空间,PS和PL通过读写指令空间中的指令数据并按照协议分析其所传递的信息,以控制各自的读写进程。PL通过高速片内总线访问DDR,PS利用内存读写工具实现对DDR的读写。测试结果表明该交互方法具有速度快、占用逻辑资源少、使用方便等优点,数据交互速度可达88MB/s,适用于PS和PL需要实时交互大量数据的应用场景,在基于三维激光雷达的车辆实时高精度定位系统中得到了成功应用。     

泰克为业界领先的DDR测试和验证解决方案系列增加两项新功能

泰克公司日前宣布增强和升级其业界领先的DDR测试和验证解决方案系列。用于泰克TLA7000系列逻辑分析仪的新型内插器为工程师提供了最新DDR3．1867标准的总线捕捉和分析功能。新型内插器大大降低了TLA7000系列的DDR3测试成本,使存储器总线捕捉功能能为更多的设计人员所使用。泰克同时还为DDR标准最新的节能版LP—DDR2推出业内第一款电气接口测试和验证解决方案。这些新功能完善了泰克全面而广泛的DDR存储器解决方案,     

泰克为下一代DDR3存储器推出最完善的系列测试工具

泰克公司日前宣布,为DDR2和DDR3技术推出完善的系列测试工具(www.tek.com/memory)。DDR3是下一代双倍数据速率(DDR)同步动态随机访问存储器(SDRAM),将提供性能更高的数据速率。泰克DDR测试解决方案基于业内领先的硬件和软件,支持所有DDR、DDR2和DDR3速度,同时涵盖模拟域和数字域。泰克为工程客户提供了完整的DDR3测试解决方案。     

是德科技推出业界首款存储器一致性测试解决方案

<正>软件可以帮助工程师使用逻辑分析仪调试协议与时序违规是德科技公司(NYSE:KEYS)日前宣布推出B4661A存储器分析软件——一款全新的软件包,可与是德科技逻辑分析仪搭配使用。在DDR4、LPDDR4总线速度发生变化时,Keysight B4661A存储器分析软件提供业内独有的功能及一致性违规测试能力。这款B4661A存储器分析软件具有一个性能     

基于Infiniium MSO9000系列示波器的DDR总线测试方案

概述 DDR （Double Data Rate）DRAM由于性能和价格的优势,正日益广泛的应用于计算机平台以及各种嵌入式产品设计中。DDR规范从DDR1,DDR2发展到DDR3,并且也发展出主要应用于移动设备领域的LPDDR（低功耗DDR）。随着总线速度的提高,信号完整性问题,互操作问题越来越被设计和测试人员关注。而由于DDR总线复杂度高,探测困难,测试和分析也有非常大挑战。     

DDR SDRAM与FPGA的高速接口设计

双倍数据率同步动态随机存储器(DDR SDRAM)以其大容量、高速率和良好的兼容性在许多领域得到了相当广泛的应用。本文对DDR SDRAM的工作原理、控制器的结构、接口和时序进行了介绍和分析。利用IP核设计了存储控制器,实现了DDR SDRAM与FPGA的高速接口。通过软件仿真和硬件实验测试,证明了本设计的正确性和可行性。     

基于Infiniium MS09000系列示波器的DDR总线测试方案

概述 DDR(Double Data Rate)DRAM由于性能和价格的优势,正日益广泛的应用于计算机平台以及各种嵌入式产品设计中.DDR规范从DDR1,DDR2发展到DDR3,并且也发展出主要应用于移动设备领域的LPDDR(低功耗DDR).随着总线速度的提高,信号完整性问题,互操作问题越来越被设计和测试人员关注.而由于DDR总线复杂度高,探测困难,测试和分析也有非常大挑战.     

泰克为业界领先的DDR测试和验证解决方案系列增加两项新功能

泰克公司日前宣布增强和升级其业界领先的DDRNII试和验证解决方案系列。用于泰克TLA7000系列逻辑分析仪的新型内插器为工程师提供了最新DDR3－1867标准的总线捕捉和分析功能。新型内插器大大降低了TLA7000系列的DDR3测试成本，使存储器总线捕捉功能能为更多的设计人员所使用。泰克同时还为DDR标准最新的节能版LP—DDR2推出业内第一款电气接口测试和验证解决方案。     

泰克为业界领先的DDR测试和验证解决方案系列增加两项新功能新功能包括TLA7000逻辑分析仪提供的DDR3-1867存储器总线数据捕捉和分析功能以及业内首项LP-DDR2测试和验证功能

泰克公司日前宣布增强和升级其业界领先的DDR测试和验证解决方案系列.用于泰克TLA7000系列逻辑分析仪的新型内插器为工程师提供了最新DDR3-1867标准的总线捕捉和分析功能.新型内插器大大降低了TLA7000系列的DDR3测试成本,使存储器总线捕捉功能能为更多的设计人员所使用.泰克同时还为DDR标准最新的节能版LP-DDR2推出业内第一款电气接口测试和验证解决方案.这些新功能完善了泰克全面而广泛的DDR存储器解决方案,为验证和改善工程师的设计提供帮助.     

泰克为DDR3存储器设计调试和检验提供完整的测试解决方集

全球领先的测试、测量和监测仪器提供商——泰克公司日前宣布,为DPO／DSA70000B系列和DP07000系列示波器推出第三代经过验证的DDR分析软件产品（DDRA选件）。泰克DDR测试解决方案支持DDR、DDR2、DDR3、LP—DDR和GDDR3的全部速度,同时覆盖了物理层和数字域。     

基于Spartan-6 FPGA的DDR3布线分析和测试

介绍了DDR3的特点,在自主设计的基于Spartan-6FPGA的硬件平台上完成了DDR3的布线策略分析,利用IBIS模型对PCB版图进行了仿真。结合自动化测试软件和手动测试的方法对DDR3信号进行了实际测试。测试结果达到了预期目标。     

基于FPGA的DDR存储器突发读取设计技术

针对大规模采集数据读取时间较长的问题,特别是PCI总线接口的微处理器,采用单周期读取方式时,将会严重影响采集数据的实时处理。通过在FPGA中设计PCI接口控制器和DDR控制器,将PCI总线接口协议转换到内部自定义局部总线,采用双端口FIFO 作为时序同步控制缓冲器,同步内部局部总线和DDR控制器,从而解决了微处理器对DDR存储器突发读取的时序同步问题,实现了大规模采集数据的快速上传。     

基于DDR2的DSO分区交替深存储技术研究

具有深存储功能的数字存储示波器(DSO),能够将大量的采集数据存储下来,大大提高了采集到的波形数据的信息含量,能够很好的再现波形细节,为工程师分析信号、解决问题提供了极大的便利.设计采用FPGA外挂DDR2 SDRAM颗粒的方式来存储采集数据,并利用FPGA内部的MCB IP核来控制其读写和刷新.以此为基础,研究了基于DDR2 SDRAM颗粒的基本深存储设计方案,提出了分区交替深存储技术,并分析了该技术对提升DSO深存储性能的作用及具体实现方法.该技术解决了示波器停止状态下读取DDR2 SDRAM颗粒数据与写DDR2SDRAM颗粒之间的矛盾,并在实际测试中取得了很好的效果.     

DDR1&2&3信号完整性测试分析技术探析

1 DDR 1&2&3总线概览 DDR全名为Double Data Rate SDRAM,简称为DDR.DDR技术已经发展到了DDR 3,理论上速度可以支持到1600MT/s.DDR总线走线数量多、速度快、操作复杂、探测困难,给测试和分析带来了巨大的挑战.     

DDR1＆2＆3信号完整性测试分析技术探析

1 DDR1＆2＆3总线概览 DDR全名为Double Data Rate SDRAM，简称为DDR。DDR技术已经发展到了DDR3，理论上速度可以支持到1600MT／s。DDR总线走线数量多、速度快、操作复杂、探测困难，给测试和分析带来了巨大的挑战。     

业界动态

安捷伦公司发布业内第一种基于示波器的DDR2符合性测试应用软件安捷伦科技(NYSE:A)现已推出业内第一种基于示波器的DDR2符合性测试应用软件,它最适合计算机、数据存储、电子数据处理和消费类电子产品行业的工程师使用。该Agilent N5413A DDR2测试应用软件在Infiniium54850和80000系列示波器上运行,提供基于电子器件工程联合委员会(JE-DEC)JESD79-2C DDR2SDRAM规范和Intel(DDR2667/800JEDEC规范附录1·1版的DDR2电气符合性测量。N5413A测试应用软件的先进调试模式所提供的关键性测量有眼图、模板测试和振铃测量等,以及许…     

安捷伦发布业内第一种基于示波器的DDR2符合性测试应用软件

安捷伦科技日前发布业内第一种基于示波器的DDR2符合性测试应用软件,它适合计算机、数据存储、电子数据处理和消费类电子产品行业的工程师使用。该Agilent N5413A DDR2测试应用软件在Infiniium 54850和80000系列示波器上运行,提供基于电子器件工程联合委员会(JEDEC)JESD79-2C DDR2 SDRAM规范和In- tel~(?)DDR2 667/800 JEDEC规范附录1．1版的DDR2电气符合性测量。