一种基于Weibull函数的单粒子注入脉冲模型

单粒子效应是当前集成电路抗辐射加固的研究重点之一.根据空间辐射粒子特点,提出一种基于Weibull函数的单粒子注入脉冲模型,该模型利用Weibull函数对瞬时脉冲直接进行电路级描述.实验证明,该模型与传统器件级电流注入脉冲模型的SER统计数据拟合度高达98.41%,同时可将电路模拟时间缩短3个数量级,在高速超大规模集成电路的单粒子效应研究中,具有明显的模拟速度优势,为深亚微米级的抗辐射加固研究提供了坚实的理论基础.     

复杂数字电路中的单粒子效应建模综述

单粒子效应产生的软错误是影响航天电子系统可靠性的主要因素之一。对其进行建模是研究单粒子效应机理和电路加固技术的有效方法。介绍了深亚微米及以下工艺中影响模型准确性的几种效应机制,包括脉冲展宽机制、电荷共享机制和重汇聚机制等。重点分析了单粒子瞬态、单粒子翻转的产生模型和单粒子瞬态的传播模型。阐述了基于重离子和脉冲激光的模型验证方法。最后,分析了单粒子效应随特征尺寸的变化趋势,并提出了未来单粒子效应建模技术的发展方向。     

0.18um NMOS的重离子单粒子瞬态脉冲的仿真模拟

摘要：为了详细的了解纳米MOS电路中单粒子瞬变电荷收集机理,利用ISETCAD软件仿真二维模拟0.18um NMOS的单粒子瞬态脉冲。通过进行三种不同的电路连接方式和不同的粒子注入位置的仿真,得到了一系列单粒子瞬态电流脉冲（SET）与时间的关系曲线。分析了不同电路连接方式和注入位置对SET的峰值和脉宽的影响。为下一步建立SET的精确模型进行SET效应的模拟做基础的研究。     

0.18μm NMOS的重离子单粒子瞬态脉冲的仿真模拟

为了详细地了解纳米MOS电路中单粒子瞬变电荷收集机理,利用ISETCAD软件仿真二维模拟0.18μm NMOS的单粒子瞬态脉冲。通过进行三种不同的电路连接方式和不同的粒子注入位置的仿真,得到了一系列单粒子瞬态电流脉冲(SET)与时间的关系曲线。分析了不同电路连接方式和注入位置对SET的峰值和脉宽的影响。为下一步建立SET的精确模型进行SET效应的模拟做基础的研究。     

超深亚微米工艺下的电路级耦合SET脉冲注入

超深亚微米工艺下在电路模拟器中使用独立电流源方法的单粒子瞬态(single event transient, SET)脉冲注入与实验结果有很大误差. 作者提出了一种基于二维查找表的耦合电流源注入的方法,并且基于开源的SPICE 代码实现. 该方法的计算结果与器件/电路混合模拟接近,而其计算时间远小于混合模拟. 该法与SPICE 集成,可以引入实验测量数据,适合于大规模组合电路的SET 错误率分析.     

超深亚微米工艺下的电路级耦合SET脉冲注入

超深亚微米工艺下在电路模拟器中使用独立电流源方法的单粒子瞬态(single event transient,SET)脉冲注入与实验结果有很大误差.作者提出了一种基于二维查找表的耦合电流源注入的方法,并且基于开源的SPICE代码实现.该方法的计算结果与器件/电路混合模拟接近,而其计算时间远小于混合模拟.该法与SPICE集成,可以引入实验测量数据,适合于大规模组合电路的SET错误率分析.     

基于四值脉冲参数模型的单粒子瞬态传播机理与软错误率分析方法

随着工艺尺寸的不断缩小,由单粒子瞬态(Single Event Transient, SET)效应引起的软错误已经成为影响宇航用深亚微米VLSI电路可靠性的主要威胁,而SET脉冲的产生和传播也成为电路软错误研究的热点问题。通过研究SET脉冲在逻辑链路中的传播发现：脉冲上升时间和下降时间的差异能够引起输出脉冲宽度的展宽或衰减;脉冲的宽度和幅度可决定其是否会被门的电气效应所屏蔽。该文提出一种四值脉冲参数模型可准确模拟SET脉冲形状,并采用结合查找表和经验公式的方法来模拟SET脉冲在电路中的传播过程。该文提出的四值脉冲参数模型可模拟SET脉冲在传播过程中的展宽和衰减效应,与单参数脉冲模型相比计算精度提高了2.4%。该文应用基于图的故障传播概率算法模拟SET脉冲传播过程中的逻辑屏蔽,可快速计算电路的软错误率。对ISCAS89及ISCAS85电路进行分析的实验结果表明：该方法与HSPICE仿真方法的平均偏差为4.12%,计算速度提升10000倍。该文方法可对大规模集成电路的软错误率进行快速分析。     

SOI CMOS SRAM单元单粒子翻转效应的模拟

为简单快速模拟静态随机存储器(SRAM)的单粒子效应,在二维器件数值模拟的基础上,以经典的双指数模型为原型,通过数值拟合得到了单粒子效应瞬态电流脉冲的表达式,考虑晶体管偏压对瞬态电流的影响,得到修正的瞬态电流表达式,将其带入电路模拟软件HSPICE中进行SRAM存储单元单粒子翻转效应的电路模拟,通过与实际单粒子实验结果的对比,验证了这种模拟方法的实用性。     

一种SRAM型FPGA单粒子效应故障注入方法

随着FPGA在航天领域的广泛应用,SRAM型FPGA的单粒子故障也越来越引起人们的重视,用故障注入技术模拟单粒子效应是研究单粒子效应对SRAM器件影响的重要手段,该文主要研究SRAM型FPGA单粒子翻转、单粒子瞬态脉冲的故障注入技术,并在伴随特性的基础上,提出一种单粒子瞬态脉冲故障注入技术。该方法使注入故障脉冲宽度达到...     

基于保护门的纳米CMOS电路抗单粒子瞬态加固技术研究

随着器件特征尺寸的缩减,单粒子瞬态效应(SET)成为空间辐射环境中先进集成电路可靠性的主要威胁之一。基于保护门,提出了一种抗SET的加固单元。该加固单元不仅可以过滤组合逻辑电路传播的SET脉冲,而且因逻辑门的电气遮掩效应和电气隔离,可对SET脉冲产生衰减作用,进而减弱到达时序电路的SET脉冲。在45 nm工艺节点下,开展了电路的随机SET故障注入仿真分析。结果表明,与其他加固单元相比,所提出的加固单元的功耗时延积(PDP)尽管平均增加了17.42%,但容忍SET的最大脉冲宽度平均提高了113.65%,且时延平均降低了38.24%。     

一款通过抗辐照设计加固技术实现的抗单粒子锁相环

本文设计了一款抗辐照设计加固的锁相环。通过增加一个由锁定探测电路、两个运放和4个MOS器件组成的电荷补偿电路,该锁相环显著地减小了单粒子瞬态引起失锁后系统的恢复时间。许多传统的加固方法主要是致力于提高电荷泵输出结点对单粒子瞬态的免疫力,本文的加固方法不仅能够降低电荷泵输出结点对单粒子瞬态的敏感性,而且也降低了其他模块对单粒子瞬态的敏感性。本文还提出了一种新的描述锁相环对单粒子顺态敏感性的系统模型,基于该模型比较了传统的和加固的锁相环对单粒子瞬态的免疫能力。通过Sentaurus TCAD 仿真平台模拟了单粒子瞬态引起的电流脉冲,用于电路仿真。基于130 nm CMOS 工艺设计了两个锁相环电路,晶体管级的仿真表明本文提出的抗单粒子加固锁相环的恢复时间比传统的锁相环提高了94.3%,同时,电荷补偿电路没有增加系统参数设计的复杂性。     

基于入射距离的一维瞬态电流源注入模型研究

在深亚微米工艺下,单粒子效应引入的瞬态电流与粒子入射位置有关。基于粒子入射距离,提出了一种针对电路级仿真的一维瞬态电流源注入模型。结果显示,电流源模型与三维TCAD仿真得到的瞬态电流形状拟合更好,NMOS和PMOS器件收集电荷量的计算误差分别下降了66.9%和65.0%。提出的电流源模型能够精确地反映粒子入射位置改变时6T SRAM电路的翻转情况,能更好地用于大规模集成电路的单粒子效应电路级模拟分析。     

单粒子瞬态脉冲宽度量化与自测试电路设计

为了研究组合逻辑中单粒子瞬态(Single-Event Transient,SET)的特性,采用片上测量技术提出了一套SET脉冲宽度测量方案.针对SET脉冲特性,设计了一种基于自主触发的脉冲测量电路,提出了一种用于自测试验证的脉冲激励电路.基于本所350nm SOI工艺,完成了一款集脉冲收集、测量、自测试于一体的SET重离子辐射测试芯片.通过仿真分析,验证了该方案的有效性.此方案为其他深亚微米工艺下SET研究提供了参考.     

SRAM单元单粒子翻转效应的电路模拟

在三维器件数值模拟的基础上,以经典的双指数模型为原型通过数值拟合得到了单粒子效应瞬态电流脉冲的表达式,在理论分析的基础上,引入了描述晶体管偏压和瞬态电流关系的方程,并将其带入电路模拟软件HSPICE中进行SRAM存储单元单粒子翻转效应的电路模拟,最后分别使用电路模拟和混合模拟两种方法得到了存储单元的LET阈值,通过在精度和时间开销上的对比,验证了这种模拟方法的实用性.     

SRAM单元单粒子翻转效应的电路模拟

在三维器件数值模拟的基础上,以经典的双指数模型为原型通过数值拟合得到了单粒子效应瞬态电流脉冲的表达式,在理论分析的基础上,引入了描述晶体管偏压和瞬态电流关系的方程,并将其带入电路模拟软件HSPICE中进行SRAM存储单元单粒子翻转效应的电路模拟,最后分别使用电路模拟和混合模拟两种方法得到了存储单元的LET阈值,通过在精度和时间开销上的对比,验证了这种模拟方法的实用性.     

深亚微米CMOS反相器的单粒子瞬态效应研究

针对小尺寸CMOS反相器的单粒子瞬态效应,分别采用单粒子效应仿真和脉冲激光模拟试验两种方式进行研究。选取一种CMOS双反相器作为研究对象,确定器件的关键尺寸,并进行二维建模,完成器件的单粒子瞬态效应仿真,得到单粒子瞬态效应的阈值范围。同时,开展脉冲激光模拟单粒子瞬态效应试验,定位该器件单粒子瞬态效应的敏感区域,捕捉不同辐照能量下器件产生的单粒子瞬态脉冲,确定单粒子瞬态效应的阈值范围,并与仿真结果进行对比分析。     

集成电路单粒子瞬态效应与测试方法

随着器件尺寸的等比例缩小,单粒子瞬态效应对集成电路的影响愈发明显,其产生机理及作用更加复杂。从集成电路单粒子瞬态脉冲的产生机理及模型出发,讨论分析了模拟和数字集成电路的单粒子瞬态效应,介绍了单粒子瞬态脉冲宽度的测试方法与测试结构。     

集成电路单粒子瞬态效应与测试方法

随着器件尺寸的等比例缩小,单粒子瞬态效应对集成电路的影响愈发明显,其产生机理及作用更加复杂。从集成电路单粒子瞬态脉冲的产生机理及模型出发,讨论分析了模拟和数字集成电路的单粒子瞬态效应,介绍了单粒子瞬态脉冲宽度的测试方法与测试结构。     

组合逻辑电路中的软错误（Soft Error）生成模型的分析

在深亚微米集成电路设计领域,电路可靠性问题日益严重。这个问题的一个重要方面是组合逻辑电路的软错误。现有的关于软错误率的分析和模型表明电压脉冲宽度对电气掩蔽（Electrical Masking）以及锁存窗掩蔽（Latch Window Masking）两种效应都有很大的影响。电压脉冲的宽度通过影响这两种效应进而决定了电路的软错误率。但是这些分析和模型在这个问题上不够深入。在这篇文章中,我们首次提出一个脉冲生成的解析模型。这个模型表明,越过一个拐点后,电路中由射线粒子注入的电荷量同电压脉冲宽度之间存在指数关系。这个模型的平均误差约为2.6%。这个模型还揭示了逻辑门延时与软错误率之间的折中关系。这个关系是最近的一篇有关组合逻辑电路软错误率降低方法的论文的基础[19]。     

数字电路抗单粒子瞬态效应的最小尺寸设计

随着体硅CMOS电路工艺的不断缩小,数字电路在空间中使用时受到的单粒子效应越发严重。特别是高频电路,单粒子瞬态效应会使电路功能完全失效。提出了一种基于电路尺寸计算的抗单粒子瞬态效应的设计方法,主要思想是通过辐射对电路造成的最坏特性,设计电路中MOS管的尺寸,使电路在系统开销和降低软错误率之间达到一个平衡。从单粒子效应电流模型入手,计算出单粒子效应在电路中产生的电荷数,得出为抵消单粒子效应产生的电荷需要多大的电容,再折算到器件电容上,最终得到器件的尺寸。此工作为以后研制抗辐射数字电路奠定了基础,提供了良好的借鉴。