适于大数目输入变量的逻辑综合启发式算法

本文给出了适用于大数目输入变量的逻辑综合启发式算法。该方法采用自顶向下的逼近,通过包含的文字产生蕴涵项,包含文字的选择是基于启发式方法,根据文字发生的频率进行的。这个算法已经通过标准benchmarks例题和随机产生的大数目输入变量问题的测试。实验证明该方法是有效的,特别对大数目输入变量的函数,具有较好的综合效果。     

一种新型的WSN冗余覆盖与节能路由算法

针对无线传感器网络的冗余覆盖问题,在K-覆盖判定算法和部分冗余覆盖算法基础上,提出一种可调冗余覆盖算法。该算法遵循覆盖最大化原则,能降低网络能耗。在可调冗余覆盖算法处理后的高效网络中,给出结合最短路径和最小生成树的最短路径树算法,在网络中构建若干棵以Sink节点为根的最短路径树,进一步降低网络能耗。仿真结果表明,在随机部署网络中,当规定网络覆盖冗余度为2时,2种算法平均可降低能耗20.27%左右。     

无交集节点分组实现多重覆盖的算法

为了监测某些关键区域,通常采用传感器节点的冗余布置.分析了如何利用冗余节点以提升网络服务时间,以提高服务质量这一问题.研究了冗余布置条件下的实现多重覆盖这一服务要求,提出了一个基于分组覆盖的多重覆盖解决方案,设计了分组算法.实验结果表明,该分组算法比随机选择分组算法能有效的增加所得组数,它延长网络生存时间,提高服务质量.     

基于GPON的CRC算法分析及实现

从编码的数学原理出发,分析CRC的基本思想,提出一种优化的CRC码,采用严格的数学证明方法验证了算法的正确性,同时在软件方面实现该算法,同时对实验结果进行相关分析.     

基于组合测试的软件故障定位的自适应算法

在研究了Martinez等人提出的组合测试错误定位模型的基础上,改进了他们用高维覆盖表来构造错误定位表的方法,并且针对安全值已知的待测系统提出了至多t维的错误交互定位的自适应算法,从而解决了Martinez 等人提出的开问题之一,并进一步分析了自适应算法的性能,证明了定位错误交互需调用的测试过程数目是关于错误交互数与因...     

基于蚁群算法的交通流诱导设计与实现

现有的交通信息系统都是基于最短路径等单一目标而建设的,这种单一目标已经不足以满足新时代下用户的交通需求.本文利用蚁群算法求解交通诱导模型的非劣解,同时针对交通空间数据的位置相关性,对蚁群算法进行基于探索范围的改进,改进的蚁群算法通过降低备选行驶节点中位置相关性低的节点的选择概率,加快蚂蚁寻求最优解的速度.     

基于模型的无人机信道编码算法设计与实现

为了改善无人机测控系统数据传输的抗干扰性能,并提高算法的可实现性,提出了一种基于模型的信道级联编码调制算法。算法在正交相移调制(Quadrature Phase Shift Keying, QPSK)系统中采用循环冗余校验码(Cyclic Redundancy Check, CRC)+Reed-Solomon(20,10)码+交织(20,10)+数据加扰+卷积码(2,1,7)的串行级联编码,并在编码过程中加入数据加扰技术。为了研究算法设计的有效性,在MATLAB/Simulink中搭建了采用上述级联信道编码的QPSK系统仿真模型。仿真结果显示系统在高斯白噪声(Additive White Gaussian Noise, AWGN)信道中有效降低了传输误码率,误码率在1×10^-4数量级下,系统编码增益达到5 dB。系统模型能够直接部署在两台ADRV9361-Z7035上,实现两台设备的正常通信,无须再进行硬件代码编写,将其应用在无人机测控系统中,具有一定的工程实现价值。     

基于绝对信息量的覆盖增量约简算法

在保持覆盖上下近似算子不变的情况下,探讨覆盖约简算法。通过定义绝对信息量和信息量,引入相邻矩阵等概念,提出基于绝对信息量的覆盖增量约简算法。实例表明,该方法是一种能够去除覆盖中绝对冗余知识的有效方法。     

基于均匀设计与Powell算法的全局最优化算法及并行实现

复杂函数的全局最优化问题是在求解各种复杂工程与科学计算问题中提炼出来的亟待解决的计算问题,均匀设计具有让试验点在高维空间内均匀分散的特点,而Powell算法具有很好的求解局部最优解的能力,将两种方法进行有效改进后使之相结合,设计出并行全局最优化算法.通过经典的全局最优化函数对算法进行了比较测试,发现该算法具有比以前的算法更好的寻优能力,并对算法时间、空间复杂度以及并行性进行分析和测试.基于均匀设计与Powell算法的全局最优化并行算法具有寻优能力强,时间开销与问题因素个数的平方和布点数成线性复杂度,空间开销与因素个数和布点数成线性复杂度,并行效率好的特点.     

基于A-Star算法警用地图查询系统的设计与实现

介绍了一种基于A-Star算法的警用地图查询系统的设计与实现。系统采用了面向对象技术进行程序设计思想,运用A-Star算法实现了对警用地图的数据进行检索和路径分析,为人民警察工作及时出警、精确打击、高效抓捕提供了技术保证。     

基于修复技术的组合电路进化设计算法研究

提出基于修复技术的组合逻辑电路快速进化设计算法。该算法利用候选电路在进化的初始阶段适应度增加很快的现象,先进化出一个功能大致正确的电路;然后转入修复过程并对不正确的输出进行修正,最终设计出功能正确的电路。为了能对进化出的有错误的电路进行修复,专门设计出简单而规整的修复电路的构造方法。附加的修复电路与进化生成的对大部分输入都能输出正确结果的电路结合在一起,形成最终的功能完全正确的电路。该方法极大地减少进化所需的时间。     

Modeling Soft Errors at the Device and Logic Levels for Combinational Circuits

Radiation-induced soft errors in combinational logic is expected to become as important as directly induced errors on state elements. Consequently, it has become important to develop techniques to quickly and accurately predict soft-error rates (SERs) in combinational circuits. In this work, we present methodologies to model soft errors in both the device and logic levels. At the device level, a hierarchical methodology to model neutron-induced soft errors is proposed. This model is used to create a transient current library, which will be useful for circuit-level soft-error estimation. The library contains the transient current response to various different factors such as ion energies, operating voltage, substrate bias, angle, and location of impact. At the logic level, we propose a new approach to estimating the SER of logic circuits that attempts to capture electrical, logic, and latch window masking concurrently. The average error of the SER estimates using our approach, compared to the estimates obtained using circuit-level simulations, is 6.5 percent while providing an average speedup of 15,000. We have demonstrated the scalability of our approach using designs from the ISCAS-85 benchmarks.     

Evolutionary Algorithms and Theirs Use in the Design of Sequential Logic Circuits

In this paper an approach based on an evolutionary algorithm to design synchronous sequential logic circuits with minimum number of logic gates is suggested. The proposed method consists of four main stages. The first stage is concerned with the use of genetic algorithms (GA) for the state assignment problem to compute optimal binary codes for each symbolic state and construct the state transition table of finite state machine (FSM). The second stage defines the subcircuits required to achieve the desired functionality. The third stage evaluates the subcircuits using extrinsic Evolvable Hardware (EHW). During the fourth stage, the final circuit is assembled. The obtained results compare favourably against those produced by manual methods and other methods based on heuristic techniques.     

Timing Analysis of Combinational Circuits in Intuitionistic Propositional Logic

Classical logic has so far been the logic of choice in formal hardware verification. This paper proposes the application of intuitionistic logic to the timing analysis of digital circuits. The intuitionistic setting serves two purposes. The model-theoretic properties are exploited to handle the second-order nature of bounded delays in a purely propositional setting without need to introduce explicit time and temporal operators. The proof-theoretic properties are exploited to extract quantitative timing information and to reintroduce explicit time in a convenient and systematic way.We present a natural Kripke-style semantics for intuitionistic propositional logic, as a special case of a Kripke constraint model for Propositional Lax Logic (Information and Computation, Vol. 137, No. 1, 1–33, 1997), in which validity is validity up to stabilisation, and implication comes out as boundedly gives rise to. We show that this semantics is equivalently characterised by a notion of realisability with stabilisation bounds as realisers. Following this second point of view an intensional semantics for proofs is presented which allows us effectively to compute quantitative stabilisation bounds.We discuss the application of the theory to the timing analysis of combinational circuits. To test our ideas we have implemented an experimental prototype tool and run several examples.     

基于Hash表的量子可逆逻辑电路综合的快速算法

量子可逆逻辑电路是构建量子计算机的基本单元,通过量子门的级联与组合构成量子计算机,量子可逆逻辑电路的综合就是根据电路功能,以较小的量子代价自动构造量子可逆逻辑电路.结合可逆逻辑电路综合的多种算法,提出了一种新颖高效的量子电路综合算法,巧妙构造最小完备的Hash函数,可使用多种量子门,采用任意量子代价标准,以极高的效率生成最优的量子可逆逻辑电路.为实现量子电路综合的自动化,首次提出了利用量子线的置换自动构造各种量子门库的通用算法.采用国际同行认可的3变量可逆函数测试标准,该算法不仅能够生成全部最优电路,而且运行速度远远超过其他算法.实验结果表明,该算法按最小长度、最小代价标准综合电路的平均速度分别是目前最好结果的49.15倍、365.13倍.     

求组合电路无冗余覆盖的立方有序扩展法

本文提出一种直接求组合电路无冗余覆盖的立方有序扩展算法。算法根据预定要求达到的目标,制订了相应的处理策略,对立方的可扩展组元(变量)排出次序,并按次序逐个对立方的可扩展组元(变量)进行扩展。本算法比以往的对扩展变量任意排序的简单立方扩展法有更优化的运算结果。     

基于BDD的组合电路等价性检验

本文分析了基于BDD的组合电路等价性检验；讨论了构造输出函数的二叉判定图BDD的不同方法，并分析了BDD间布尔操作的不同的算法的异同；然后给出了一种基于BDD的组合电路等价性检验方法。     

基于多目标演化算法的逻辑电路设计

电路演化设计是新兴的研究热点,通过对电路演化设计的基本原理的介绍,提出了基于演化算法特别是改进的遗传算法(GeneticAlgorithm),根据具有一定逻辑功能的真值表,依据多个设计目标,以较少的运算量和较高的效率来演化设计出一个较优的逻辑电路。通过对几个具体实例的研究分析,说明了该设计思想的有效性和先进性。     

逻辑电路的进化设计与在线评估

简要介绍电路进化设计的基本原理，提出并讨论基于最小项表达式的染体编码方案和以RAM查找表为核心的函数级FPGA原型，以及相应的内部进货实现方法，理论分析和进化实验结果表明，文另的编码方案与FPGA结构相结合可显示地减少运算量；基于相应的实验平台进行适应度在线评估，可显著提高进化速度、规模和成功率。     

PSO在非线性电路及器件参数优化设计中的应用

为了解决非线性电路的一个多参数组合优化问题,使用了一种全局优化搜索方法-粒子群优化方法(PSO)来获取非线性电路及其中非线性器件参数的最优组合.首先对非线性电路建立线性化的数学模型,分析关键参数的基本特性,然后利用粒子群优化方法良好的全局搜索特性以及快速的收敛速度,在整个参数空间进行高效并行搜索来获得参数组合的最优化,以有效降低电路功耗.对典型的非线性分压式偏置电路以及其中BJT参数提取的设计实例证明了该方法的有效性以及其在搜索速度上的优越性.