TMS320C6201在嵌入式波束形成器中的应用

介绍了TMS320C6201在嵌入式波束形成器中的应用，讨论了嵌入式波束形成器的结构、算法、结合TMS320C6201的硬件条件优化数据搬移流程等问题，并最终给出波束形成器的EVM板仿真结果。     

嵌入式波束形成器的实现

讨论了时域嵌入式波束形成器的结构、算法、结合TMS320C6201的硬件条件优化数据搬移流程等问题,并最终给出波束形成器的EVM板仿真结果.     

IEEE 802.16a RS-CC编解码及DSPs实现

依托TMS320C6201 EVM设计具有AD和DA的扩展子板，同时给出RS-CC编解码系统的DSP设计思路和实现方案，最后完成该编解码系统，译码速率可达147．2kbps。     

基于FFT的OFDM调制解调的DSP实现

介绍了以FFT实现OFDM调制解调的原理和基4按频率抽取快速傅里叶算法，并在TMS320c6201 EVM板上的仿真实现．     

H.263编码在TMS320C6201上的内存优化和Huffman码表的结构优化

采用TI公司的TMS320C6201评估板来实现H.263编码，结合评估板和C6201DSP的内存特点，在内存安排上做了优化配置，将运算复杂密集的程序代码和经常被访问的数据放入片内，并改进了Huffman码表的结构，采用合适的查找算法，使之适合于C6201的内存配置。     

C6201在软件无线电中的应用研究

简要介绍了软件无线电的原理和TMS320C6201的性能结构及功能特点，提出一种由多片DSP C6201构成软件无线电信号处理模块的设计方案，为软件无线电的实现和C6201的应用与研究提供一些参考经验和方法。     

用TMS320C6201实现H.263编解码器

文章首先介绍了甚低比特率下的视频压缩编码标准H .2 63以及美国德州仪器公司先进的DSP芯片TMS32 0C62 0 1及其EVM板 ,在这基础上设计了用以扩展功能处理视频的EVM板子板及调试编解码程序 ,并成功实现了H .2 63标准。     

基于TMS320C6201的MPEG-4视频编码器的实现

TMS320C6201是美国TI公司生产的一种高性能数字信号处理器。本文介绍如何利用一片TMS320C6201数字信号处理器实现MPEG-4视频编码，并讨论编码器的结构、算法、存储器分配以及程序的优化等同题。     

基于TMS320C6201的并行高速实时数字脉冲压缩系统研究

线性调频脉冲是最经典的大时宽-带宽积信号形式,但是这种信号的数字处理需要极大的处理量.本文研制了一个基于TMS320C6201的高速实时数字脉冲压缩系统,具有1600MIPS处理能力.针对TMS320C6201的特点,提出了在VLIW体系结构下,提高FFT并行运算效率的方法,从而使系统完成512点数字脉冲压缩的时间仅为124us,基本达到TMS320C6201的性能极限.针对系统定点运算的问题,提出了定点FFT的改进算法,可以兼顾运算速度和精度的要求;对所提出的定点算法的误差进行了理论分析,并在实际的系统中验证了理论分析的结果.研究并解决了系统实现中高速电路等关键技术问题.目前,该系统已成功应用于某雷达系统中,长期工作稳定可靠.     

用TMS320C6201实现H.263编译码系统

介绍了用TMS320C6201实现视频压缩编码标准H.263的编译码系统,并以编码系统为例,给出其硬件设计及软件的优化处理方法.     

基于DSP的激光防撞雷达动态成像校正系统

介绍了激光防撞雷达动态成像校正的方法及TI公司高速DSP芯片TMS3 2 0C62 0 1的特性 ,并在该芯片EVM板的基础上设计了激光防撞雷达动态成像校正系统 ,实现了对探测目标图像的实时校正     

RS-CC级联码算法的研究及其DSP的实现

本文对802.16a的编码方案进行了讨论,研究了RS-CC编译码算法,并根据DSP实现的特点对RS的译码算法进行了改进,同时给出RS-CC编解码系统的DSP设计思路和实现方案,最后采用TMS320C6201实现了该编解码器。译码速率可达600kb/s。     

ITU-T G.729.A语音编解码器的实现

ＩＴＵ－Ｔ Ｇ．７２９．Ａ是ＩＰ电话中普遍使用的低速率语音编码器。介绍了 Ａ．７２Ａ．Ａ在ＴＭＳ３２０Ｃ６２０１ ＤＳＰ上的实现方法，研究了提高 Ｇ．７２９．Ａ的编码器的运行速度的优化方法。由于采用了这些优化方法，最后实现的语音编码器在一块ＴＭＳ３２０Ｃ６２０１支持下能同时处理大约２０路语音通道。     

多处理器C6201系统在雷达信号处理中的应用

首先介绍了DSP芯片TNS320C620的特点及一个具有多处理器C6201的通用开发板PENTEK4290。然后从工程和系统的角度出发，设计一个基于该通用开发板的实时雷达信号处理系统，并对该系统中一些关键问题进行了详细的研究。     

High VelociTI processing [Texas Instruments VLIW DSP architecture]

The Texas Instruments VelociTI architecture is a very long instruction word (VLIW) architecture. The TMS320C6x family of digital signal processors (DSPs) is the first to employ the VelociTI architecture, with the TMS3206201 (C6201) being the first device in this family. The C6201 is based on the fixed-point TMS320C62x (C62x) CPU. This article describes the VelociTI VLIW architecture and discusses the C62x, C67x, C6201, and the VelociTI development tools. An overview of the VelociTI including architectural principles, data path, instruction set, and pipeline operation is presented, and both the C62x fixed-point CPU and the C67x floating-point CPU are described. A summary of the C62x benchmark performance is also presented. The chip-level support outside the CPU that allows the C6201 to operate in a variety of high-performance DSP environments is also described. An overview of the C6x development environment is also given, demonstrating the breadth of the development environment and illustrating the programming methodology. The article concludes with a performance analysis of the C compiler     

车载图像传输设备的压缩系统设计

为实现行驶车辆向指控中心无线传输图像功能。开发了一套基于TMS320C6201的H．264嵌入式图像压缩系统。重点阐述了在TMS320C6201上完成H．264实时视频编码过程中，对算法程序的开发及优化所做的工作。