自动增益控制环路方程的一种简化处理方法及环路稳定时间分析

基于一种典型的自动增益控制(AGC)环路的模型，采用对数表示方式，简化了AGC环路的静态微动方程和动态运动方程。用数学模型动态表示出AGC环路输出信号和增益控制信号的变化过程，定量定性分析了AGC环路的稳定时间。仿真结果及实际应用验证了本文方法的有效性。     

单通道角跟踪系统接收机AGC控制环路设计

单通道角跟踪系统中角误差信息通常以调幅的形式调制在接收信号包络上,接收机AGC电路必须能够补偿由于传输距离变化引起信号电平起伏,而不引入角误差信息失真。文中采用拉普拉斯变换方式对采用两阶环路滤波器的AGC电路进行分析,得到了电路输出信号以及其失真与输入信号和环路参数的关系。进一步研究表明根据信号传输电平变化最大变化率,合理的设计单脉冲调制速率和环路滤波器的参数,AGC电路能够准确补偿信号传输引起的信号电平变化而几乎不会引入角误差信息失真。     

一种用于接收机的低功耗自动增益控制环路

This paper proposes a new structure to lower the power consumption of a variable gain amplifier (VGA) and keep the linearity of the VGA unchanged. The structure is used in a high rate amplitude-shift keying (ASK) based IF-stage. It includes an automatic gain control (AGC) loop and ASK demodulator. The AGC mainly consists of six-stage VGAs. The IF-stage is realized in 0.18 μ m CMOS technology. The measurement results show that the power consumption of the whole system is very low. The system consumes 730 μ A while operating at 1.8 V. The minimum ASK signal the system could detect is 0.7 mV (peak to peak amplitude).     

一种可编程的高抗干扰AGC的设计

在射频接收系统中,自动增益控制(AGC)电路能够有效改善接收机的动态范围。文中设计了一种可编程的高抗干扰AGC电路,采用“窄带滤波+对数放大+模数转换+单片机”的负反馈方式实现自动增益控制功能。经过实际测试,该电路在初始信噪比、信噪比分别恶化30 dB、60 dB和85 dB共4种情况下,增益动态范围达到32 dB,输出信号的功率误差<0.5 dB,表明该电路结构在恶劣的信噪比环境中仍然能够正常工作,具有良好的抗干扰能力。     

数字通信系统中AGC电路设计与实现

介绍了在数字通信系统中自动增益控制（AGC）的设计与实现。由于接收信号比较微弱,必须用多级放大,本次综合整个系统的性能,最后采用AD603可变增益放大器的两级级联方式再和AGC控制电路联用实现一个高增益,大动态范围的放大电路。从而提高我们接收机的性能,从而更好的满足数字通信的要求。     

一种高动态GPS接收机跟踪环路设计

一般地，高动态接收机跟踪环路必须采用较宽的带宽和／或采用比静态接收机较高阶的跟踪环路。本文选用了一种常见的GPS接收机跟踪环路模型，充分分析了环路时序控制的设计，以及环路参数的设计，在设计中码环采用二阶转三阶环或载波辅助码跟踪的二阶环，载波环采用二阶频率环，使跟踪环对加速度动态应力的稳态误差为零，能够满足预设的动态要求。     

雷达中频接收模块的AGC 电路设计

自动增益控制电路是雷达接收机模块中的关键控制电路之一,其作用是改善接收机的动态范围。本文根据某型雷达中频接收模块的技术要求,设计了自动增益控制电路。该电路的设计难点在于：雷达使用不同的脉冲,脉冲宽度、重复周期变化较大。如何准确检测脉冲功率成为关键。本文以FPGA 加ARM 的方式,选用对数检波器,利用脉冲沿触发 采集数据,判断脉冲功率,解决了设计中的难点问题。实测结果表明该电路在1ms 的时间内完成了自动增益控制,输入动态范围达60dB(-50dBm～+10dBm)。     

D类音频功率放大器的环路设计

D类音频功率放大器具有效率高、功耗低的优点,采用D类音频功率放大器的设备能够提高电池的寿命,它特别适合应用于无线和手持通信设备,主要应用在PDA、移动电话和类似的手持移动通信工     

一种宽频带大动态AGC电路设计

针对自动增益控制电路高频率、宽频带及大动态的需求,设计了一款高频宽带大动态AGC电路.文中通过采用AGC耦合信号窄带化的方式,解决了宽带电路躁底抬高导致功率检测不准的问题.此外,文中采用两级压控增益放大器级联的方式实现了AGC电路的大动态,并加入输入输出放大滤波电路,提高了信号纯度.根据文中设计,实测AGC电路在信号频...     

宽带电台中的CMOS自动增益控制设计

自动增益控制(AGC)环路能够实现对输出信号幅度的精确控制,是射频接收器中不可或缺的一部分。提出了一种用于射频宽带电台中的自动增益控制环路。针对自动增益控制环路,从可编程增益放大器(PGA)、可变增益放大器(VGA)和峰值比较器3个角度论述了电路结构和设计方法。对AGC的功能实现和性能指标进行了仿真分析。仿真结果表明,该自动增益放大器在0.13μm互补型金属氧化物半导体(CMOS)工艺下,具有80 d B动态范围,增益步进为1 d B。     

基于JGF051A的AGC电路

自动增益控制习惯称为AGC,其在测控系统中应用很多.对于接收机来说,因为天线上收到的外来信号场强并非恒定不变,其输入端信号电平在很大范围内变化,而接收机的输出功率是随外来信号的大小而变化的,固定增益接收机的输出端就会出现强弱非常悬殊的信号功率.     

基于FPGA的中频AGC电路设计

传统数字自动增益控制（AGC）电路采用模数转换器（ADC）采集信号后进行信号处理得到幅值信息实现自动增益控制,此过程对采样速率和算法要求较高。为降低对ADC采样速率和后级信号处理算法要求,设计了一种采用高速比较器与数字器件（DAC＋FPGA/CPLD）实现的峰值检测电路,并将其应用在中频数字自动增益控制电路中,电路可以在1 MHz至60 MHz对信号进行自动增益控制,可以将峰峰值稳定在2±0.2 V范围。     

基于FPGA的全数字延时锁相环的设计

针对传统模拟延时锁相环锁相精度不高、锁相速度慢、集成度低等问题,提出一种全数字延迟锁相环,采用电子设计自动化技术进行设计,并通过QuartusⅡ软件予以编辑与分析。仿真结果表明,该延时锁相环能够快速锁定,并能达到很高的精度,且可移植性强,适用于多种应用领域如微处理器、存储器与通用IC     

Performance of combined DDLL and AGC loop for direct-sequencespread-spectrum systems

The automatic gain control (AGC) loops are usually used in communication systems to stabilize the performance. In this paper, the combined performance of digital delay-locked loop (DDLL) and AGC loop for direct-sequence spread-spectrum systems is analyzed. Especially, the inherent coupling effects between DDLL and AGC loop are developed. The numerical results show that the DDLL with AGC loop can offer a reliable and satisfactory performance     

基于FPGA的RTL级USB2.0协议层设计与实现

文中重点阐述了用VerilogHDL语言对USB2.0协议层关键模块的RTL级设计和验证工作,并在XILINX ISE软件平台上进行了FPGA综合。通过在ModelSim6.1上仿真和ISE7.1上综合,结果表明本文设计的USB协议层模块是正确的。     

基于DW8051平台的MPU设计与验证

在集成电路设计中,芯片的安全性和可靠性受到了越来越多的关注和重视。实现了DW8051单片机平台上MPU即存储保护单元IP的设计与验证,采用分区权限保护的思想,可配置不同分区之间相互的读、写及执行权限,旨在为系统提供存储保护的硬件支持,为系统的存储空间提供了访问权限保护,增强了芯片的安全性。可以应用于智能IC卡、USB KEY等对存储保护有需求的嵌入式系统的芯片中。     

Design and verification of on-chip debug circuit based on JTAG

An on-chip debug circuit based on Joint Test Action Group (JTAG) interface for L-digital signal processor (L- DSP) is proposed, which has debug functions such as storage resource access, central processing unit (CPU) pipeline control, hardware breakpoint/ observation point, and parameter statistics. Compared with traditional debug mode, the proposed debug circuit completes direct transmission of data between peripherals and memory by adding data test-direct memory access (DT-DMA) module, which improves debug efficiency greatly. The proposed circuit was designed in a 0-18 μm complementary metal-oxide-semiconductor ( CMOS) process with an area of 167 234.76 μm² and a power consumption of 8.89 mW. And the proposed debug circuit and L-DSP were verified under a field programmable gate array (FPGA). Experimental results show that the proposed circuit has complete     

基于模型检查的嵌入式软件构件化分析与验证

对嵌入式软件构件化进行准确分析与验证,能够为嵌入式系统安全、稳定的运行提供保障。提出一种基于模型检查的嵌入式软件构件化分析与验证方法。设计一种用于检查软件构件的模型,为嵌入式软件构件化分析与验证提供理论基础;将嵌入式软件系统模型用SMV语言的形式表达,利用SMV模型检查工具实现对嵌入式软件运行状态的分析与检验。实验结果表明,该模型能够对嵌入式软件构件化的非功能性方面的设计要求进行准确分析与验证,为嵌入式系统安全稳定的运行提供了保障。     

RapidIO应用系统及其验证模型的设计与测试

针对传统嵌入式系统中互连通信的问题,提出一种可用于嵌入式系统内部通信的基于RapidIO的应用系统及其验证模型。该方案采用Altera公司的IP核和Cyclone系列FPGA,建立了串行RapidIO(SRIO)接口通信系统,并对其功能进行验证。详细分析了RapidIO应用系统及其验证模型的功能结构和运行原理,为提高嵌入式系统内部模块的通信速率提供了解决方案。     

一种基于取样光栅的Sagnac环滤波器的设计研究

为了探究更多新结构的梳状滤波器,采用了一种新型的基于取样光栅的Sagnac环滤波器的设计方案。利用Jones矩阵理论,建立了该滤波器的理论模型,并对其传输光谱进行了分析和数值仿真。通过选取不同的光纤光栅的长度L、光纤环臂差L和取样周期P等参量的值,可以得到6种具有分立谱线、高反射率、等间隔的窄带梳状透射谱,且具有良好的波长选择性和信道隔离度。结果表明,这种滤波器可应用于波分复用系统的多通道窄带滤波器、双波长的光纤激光器和分布式传感系统等,对结合光纤光栅和Sagnac环结构的滤波器的研究和应用提供了一定的参考。