共查询到20条相似文献,搜索用时 46 毫秒
1.
比较详细的介绍了计算机键盘的功能扩展运用软件Key Tweak给出了利用Key Tweak软件改变键盘设置的方法,同时以多媒体视频播放和网页浏览说明了Key Tweak软件的具体用途。 相似文献
2.
引言 随着绝缘体上硅(SOI)材料的最新发展,出现了促进电路发展的良好时机。这些电路有空间应用的抗辐照存贮器、双极SOI电路,同一芯片上的双极-CMOS复合电路以及三维集成电路。随着这些器件的发展SOI在运行系统中的第一个显著应用,看来很可能是为空间应用设计的采用CMOS电路的 相似文献
3.
4.
5.
介绍了一种新型汽车报站器的工作原理。提出了由8031单片机控制的的语音控制电蓐和LED汉字显示站名电路的硬件设计和软件设计方案.该系统和目前的自动报站系统相比,语音音质好,功能强,是提供公交服务的一种很好的手段. 相似文献
6.
基于ATmega8单片机多功能实验仪设计 总被引:1,自引:0,他引:1
提出一种单片机多功能实验仪的设计方法,该方法利用ATmega8单片机的在线自编程Flash和片载外围接口电路等资源优势,克服了传统51系列芯片的资源有限、低性能等应用弊端,提高了单片机实验仪的性价比,使单片机实验开发系统更简单、轻便、易于更新和升级。在实际的教学和科研使用中取得了良好的效果。 相似文献
7.
文章介绍了SRAM作定时信号存储器件的高精度定时器的设计方法 ;介绍了一种 2 4小时内任意定时的多路输出定时器的设计方法。该定时器定时精度高 ,时间设定方便 ,可任意设置和随时调整定时时间 ,通用性强 相似文献
8.
9.
10.
11.
为了减轻辐射环境中静态随机存储器(SRAM)受单粒子翻转(SEU)的影响以及解决低功耗和稳定性的问题,采用TSMC 90nm工艺,设计了一款可应用于辐射环境中的超低功耗容错静态随机存储器。该SRAM基于双互锁存储单元(DICE)结构,以同步逻辑实现并具有1KB(1K×8b)的容量,每根位线上有128个标准存储单元,同时具有抗SEU特性,提高并保持了SRAM在亚阈值状态下的低功耗以及工作的稳定性。介绍了这种SRAM存储单元的电路设计及其功能仿真,当电源电压VDD为0.3V时,该SRAM工作频率最大可达到2.7MHz,此时功耗仅为0.35μW;而当VDD为1V时,最大工作频率为58.2MHz,功耗为83.22μW。 相似文献
12.
13.
静态存储器(SRAM)功耗是整个芯片功耗的重要组成部分,并且大规模SRAM的仿真在芯片设计中也相当费时。提出了一种基于40 nm CMOS工艺、适用于FPGA芯片的SRAM单元结构,并为该结构设计了外围读写控制电路。仿真结果表明,该结构的SRAM单元在保证正确的读写操作下,静态漏电电流远远小于同工艺下普通阈值CMOS管构造的SRAM单元。同时,为了FPGA芯片设计时大规模SRAM功能仿真的需要,为SRAM单元等编写了verilog语言描述的行为级模型,完成了整个设计的功能验证。 相似文献
14.
15.
16.
介绍了一种由两个交叉耦合反向器构成的6-晶体管(6-T)存储单元的噪声容限分析方法.对6-T CMOS SRAM单元的稳定性作了分析及仿真.借助SPICE和MATLAB工具,对存储单元在数据保持和数据读取时的稳定性、数据写入过程中的可靠性及其之间的关系进行了深入研究.对可能影响噪声容限的因素,如单元比、上拉比、MOS管的阈值电压、位线预充电压、电源电压以及温度进行了仿真讨论,并从中得到合适的电路设计参数.流片结果表明,理论分析与实测数据相符.分析数据对基于CSMC O.5μm CMOS工艺的SRAM电路设计优化具有指导作用. 相似文献
17.
高速遥感图像压缩系统ZBT SRAM控制器的设计 总被引:2,自引:1,他引:1
针对高速遥感图像数据源的特点,提出了基于FPGA片外ZBT SRAM的双缓冲方案,并实现了ZBTSRAM控制器.该控制器提供FPGA与两片ZBT SRAM之间的接口,通过乒乓操作实现了对高速数据流的无缝缓冲与处理,为压缩处理模块提供了符合流水线算法要求的输入数据.本设计基于Altera公司的Stratix系列FPGA实现,并已在实际中通过验证,满足功能和时序要求. 相似文献
18.
A design of a replica bit line control circuit to optimize power for SRAM is proposed. The proposed design overcomes the limitations of the traditional replica bit line control circuit, which cannot shut off the word line in time. In the novel design, the delay of word line enable and disable paths are balanced. Thus, the word line can be opened and shut off in time. Moreover, the chip select signal is decomposed, which prevents feedback oscillations caused by the replica bit line and the replica word line. As a result, the switch power caused by unnecessary discharging of the bit line is reduced. A 2-kb SRAM is fully custom designed in an SMIC 65-nm CMOS process. The traditional replica bit line control circuit and the new replica bit line control circuit are used in the designed SRAM, and their performances are compared with each other. The experimental results show that at a supply voltage of 1.2 V, the switch power consumption of the memory array can be reduced by 53.7%. 相似文献
19.
20.
进入信息发展时代以来,电子设计展开了全新的发展阶段,呈现出良好的发展势态。从目前的实际情况来看,电子设计技术和软硬件设计之间形成了完美融合,深入性与广泛性都得到了显著提升。因此加大对其技术运用的研究分析,能够给实际的技术认知和应用实践提供参考。基于此,本文就将重点对其应用进行分析,以供参考。 相似文献