基于FPGA与DSP的H.263硬件电路设计

介绍了以 DSP与 FPGA为核心的 H.2 63的硬件实现电路 ,电路功能主要由图像采集、处理、传输、显示等部分组成。在该硬件系统中 ,主要采用了 TI公司的图像处理 ASIC、高性能浮点运算数字信号处理器 (DSP)tm s3 2 0 c6711,以及 Xlinix公司的 FPGA。其中 ,FPGA实现 ASIC之间的接口电路 ,DSP实现图像数据的 H.2 63编解码。     

基于DSP和FPGA的高光谱图像处理系统设计

针对高光谱图像的处理系统需要具有数据吞吐率高、处理速度快及存储量大等特点,设计了一套以DSP和FPGA为核心处理器的嵌入式高光谱图像处理系统．系统采用USB接口10方式,选用TI公司TMS320C6000系列DSP和Altera公司的CycloneⅡ系列FPGA作为核心器件．首先给出了硬件实现总体框图,然后介绍了所采用的芯片,并详细叙述了FPGA周围电路的连接及系统工作原理,最后利用高光谱图像目标识别算法对系统加以验证．     

利用结构化ASIC实现信号处理应用

FPGA所具有的设计灵活性和大吞吐量特性使其成为传统数字信号处理(DSP)器件可靠的芯片解决方案,例如无线基站、医学成像和图像记录等高性能DSP应用.在很多情况下,FPGA和高密度ASIC、DSP一起布置在同一块电路板上.通常由ASIC和FPGA分担的硬件功能现在主要由FPGA来实现,这是因为FPGA能够为DSP提供具有成本效益的方案,广泛应用于各种领域.     

双核处理视频压缩系统的设计与实现

针对目前视频处理平台单核运算、效率不高、升级不方便的特点,提出了DSP＋FPGA双核并行处理的新型体系结构,同时发挥DSP能够高速处理数字信号和FPGA善于控制大数据量吞吐的特性,快速有效地实时实现了CIF格式图像的H．264视频压缩算法;同时对H．264视频压缩标准的快速预测算法进行了研究,并针对DSP硬件及指令特点实现了代码优化．结果表明DSP＋FPGA双核联合使用,提高了系统执行效率和灵活性,在压缩速度和压缩质量上都取得了良好的效果．     

H.263编译码系统的DSP实现

本文主要介绍了用TMS320C6201实现低比特率视频压缩编码标准H.263的编译码系统。本文对H.263实现算法进行了研究,并针对DSP的结构特点,提出了多种改进措施以适应实时图像编译码与误码信道传输的要求,本文还给出硬件设计与软件的优化处理方法。     

H.263视频编码的码率控制算法及硬件实现

提出了一种H．263低码率视频压缩编码的自适应码率控制方法，这种方法可以用FPGA来实现，为了达到实时性的要求，对硬件实现的具体方法进行了优化。所提出的码率控制优化方法已在H．263标准的硬件系统中实现。     

H.263视频编码算法原理及DSP实现

介绍ITU-T H.263视频编码器在德州仪器（Texas Instruments)公司新一代数字信号处理芯片IMS320C6000上的实时实现技术。编程实现了H.263标准的主要内容及H.263 中提出的新的编码技术，重点讨论了H.263编码在TMS320C6711 DSP上的优化和实现。     

基于DVB-C标准的RS编码器算法与硬件实现分析

本文主要对基于DVB-C标准的RS编码器算法进行了研究,分析了Berlekamp乘法器的特点,并且对比分析了四种硬件实现方法:微处理器、DSP、ASIC、FPGA。结果表明采用基于Berlekamp乘法器的FPGA硬件实现RS编码具有极大的优势。     

基于嵌入式系统的视频监控系统与H.263图像编码实现研究

本主要介绍了作开发的一种用于局域网的视频监控系统，该系统充分利用了嵌入式系统的网络通信能力，以及高速数字信号处理芯片（DSP）强大的数字信号处理能力对图像进行压缩编码，图像编码采用低比特视频压缩编码标准H.263。本还结合DSP的结构特点，对H.263的实现提出了多种改进措施以适应图像编码的实时性要求。     

二维离散余弦变换及其逆变换的VLSI实现

针对适用于H.263及H.264视频压缩协议的编解码算法,二维离散余弦变换(DCT),及二维反离散余弦变换(IDCT),设计了ASIC高速电路,并完成了电路的FPGA模拟验证.在高速算法设计方面,利用一维变换来实现二维变换,通过对变换矩阵的特殊处理,使得一维变换中只含移位和加法运算;在电路设计方面,采用流水线结构并行处理数据,用寄存器堆实现矩阵的转置.对算法及电路设计的优化和改进,大大减少了完成一个矩阵二维正反变换所需要的周期数,提高了电路的吞吐率和运算速度.ASIC设计采用0.18 μm CMOS工艺,在最坏情况下,综合电路可达到的最高频率为250 MHz;FPGA模拟验证最高频率可达170 MHz.     

一种百万像素CCD图像采样接口电路的设计与实现

设计了一种用于高级数码相机的CCD图像采样接口电路。简单介绍了图像采样接口电路的设计要求，重点描述了图像采样接口电路中各个模块的设计。整个电路作为数码相机专用集成电路芯片的一部分，通过了FPGA验证，并用TSMC 0．25μm SAGE^TM工艺进行了ASIC实现。     

基于TM1100的实时监控系统

本文介绍了基于Philips公司的TM1100多媒体DSP芯片实现实时监控系统的一个可行方案,监控图像经H．263编码后通过PSTN送到监控中心。     

DSP实现H263协议图像压缩编码

根据DSP的特点进行选型,选择了TMS320C6000系列的芯片作为图像压缩的硬件处理平台。利用CCS2．0仿真开发环境,对系统的软件进行了设计和仿真,实现了主要的编码运算和码率控制,并且利用DSP自带函数,根据图像压缩的特点进行了代码的优化,给出了软件总体流程和主要算法的框图,为代码的移植准备了条件。在硬件方面以DSP为核心处理器,设计发了基于DSP的图像处理平台,详细绘出原理电路图。最后将软件代码移植到硬件平台,并且进行了高压缩比的图像编码。探讨了基于DSP实现H263压缩编码的问题,指出了未来努力的方向。     

中频信号接收与处理电路研究

介绍了一种中频信号接收与处理电路设计,在研究了中频信号带通采样理论的基础上,设计了一种基于ADC+FPGA+DSP结构框架的中频信号接收与处理电路,对ADC转换器电路、FPGA及外围电路、DSP及其外围电路以及电源模块电路的设计进行了详细介绍。该中频信号接收与处理电路可以实现125MSPS的采样速率,FPGA和DSP的采用为后续信号处理提供了强大的硬件支持。因此,该中频信号接收与处理电路具有较高的实用价值。     

基于PCI总线的H.263视频采集压缩卡的实现

介绍基于PCI总线的H．263视频采集压缩卡的硬件结构、FPGA内部结构及功能实现，并详细描述了该视频卡的工作过程。     

FPGA及其设计方法

主要介绍了当前在专用集成电路(ASIC)领域中发展很快的一种半定制电路——现场可编程门阵列(FPGA)。首先简要介绍FPGA开发周期短、价格低、设计灵活等主要特点及其现场可编程的基本工艺结构,然后特别针对美国Xilinx公司的FPGA,详细介绍用FPGA软件开发系统设计实现ASIC电路的基本过程和方法。     

Synopsys推出新的FPGA综合方案

Synopsys公司日前正式发布了Design Compiler FPGA(DCFPGA)，这是一套新的FPGA综合产品，主要面向使用高端FPGA进行ASIC原型设计的设计师。DCFPGA基于Synopsys的Design Compiler技术构建，并与新的Adaptive Optimization(适应性优化)技术相结合，通过一套公用的ASIC和FPGA流程，为设计者实现原型设计提供了一套符合行业标准的增强ASIC解决方案、最佳电路时序效果和最快捷的途径。     

SRAM型FPGA系统的设计与实现

对FPGA芯片、通用DSP芯片、专用DSP芯片及ASIC在实现数字信号处理方面的差异进行了比较,指出了FPGA在实现数字信号处理方面的优势,给出了FPGA在信号处理方面的设计新方法,最后对常用的分布式算法以及在FPGA中的实现结构进行了分析.     

增强版FPGA综合方案解决原型设计难题

Synopsys公司最近针对使用高端FPGA进行ASIC原型设计推出了新的FPGA综合方案--Design Compiler FPGA(简称DC FPGA),为ASIC原型的实现提供了符合行业标准的增强型ASIC解决方案、最佳电路时序和最快捷途径.     

HDLC的FPGA实现方法

HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多。执行速度慢，实时性不易预测。而FPGA器件则采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。本设计采用Altera公司的FPGA芯片，在QUARTUSⅡ软件平台上实现了多路HDLC电路的设计，并已在某通信产品中应用成功。