一种基于FPGA的判决反馈均衡器

论述了一种基于现场可编程门阵列( FPGA)的判决反馈均衡器的设计.首先介绍了判决反馈均衡器的原理,然后给出了Simulink仿真的电路和仿真结果,介绍了用分布式算法(DA)来实现滤波器的原理和各模块原理,最后给出Modelsim仿真结果.     

基于FPGA的判决反馈均衡器的实现

本文主要讨论了判决反馈均衡器的实现方法,及判决反馈均衡器在FPGA中的设计实现。     

非线性信道判决反馈均衡器

本文针对严重线性失真、轻度非线性失真的信道提出了一种简单实用的非线性信道判决反馈均衡器，它是一个将关联模型非线性信道均衡器与线性信道判决反馈均衡器相结合的产物，对典型的非线性信道模型反做的模拟试验表明，该均衡器不仅简单实用，便于实时处理，而且均衡性能得到的较大的改善。     

一种改进型低功耗判决反馈均衡器的实现方法

以文献[2]中的PIPEADFE2结构为基础提出一种改进型的PIPEADFE2结构，并在算法级进行一种适用于低功耗设计的代数变换，将其应用在复数滤波器中，得到一种改进型的低功耗判决反馈均衡器结构。在复数滤波器的应用中，相比于文献[2]中提出的1、2两种结构，这种结构在收敛速度上有所提高，而且硬件复杂度也相对较低。     

基于FPGA的分数间隔预测判决反馈均衡器的设计与实现

针对高阶QAM信号,本文设计实现了一种基于FPGA的分数间隔预测判决反馈均衡器.前向滤波器采用分数间隔结构,反馈部分采用预测结构,仍保持符号速率.该均衡器充分结合了分数间隔均衡器与预测判决反馈均衡器的优势,能够消除由深衰落信道引起的严重码间干扰.同时,该均衡器采用简化后的双模式多模算法独立优化前向、反馈滤波器,简化算法...     

用判决反馈均衡器实现判决导引代价函数的盲均衡算法

用判决反馈均衡器实现判决导引代价函数的盲均衡算法ＴｈｅＢｌｉｎｄＥｑｕａｌｉｚａｔｉｏｎｏｆＤｅｃｉｓｉｏｎ－ＤｉｒｅｃｔｅｄＣｏｓｔＦｕｎｃｔｉｏｎｂｙＤｅｃｉｓｉｏｎＦｅｅｄｂａｃｋＥｑｕａｌｉｚｅｒ￥ＹａｎｇＣｏｎｇｈｕｉ（ＳｈｏｕＧａｎｇＩｎ...     

BWA系统中判决反馈均衡器的ASIC实现

随着集成电路日新月异的发展,体积和功耗以及实时性要求已经成为衡量集成电路好坏的重要指标.为了克服采用多片通用集成电路实现时,体积和功耗比较大,以及采用DSP实现时不能很好满足实时性的要求,本文针对无线宽带高速数据通信对实时性要求比较高的特点,采用SoC设计的方法,对BWA系统中判决反馈均衡器进行了ASIC实现.通过采用ASIC的实现方法,以及自顶向下的模块设计方法,很好地满足了下一代无线通信判决反馈均衡器对实时性要求,同时也满足了功耗和性能的要求.     

一种改进的部分判决反馈均衡器算法

在部分判决反馈均衡器的基础上,采用了抽头系数分级限定技术对其进行改进.经过理论分析和计算机模拟表明:在相同的算法复杂度的条件下,改进算法能有效地提高均衡器的SNR性能.     

运用误差反馈的判决反馈均衡器的性能分析

判决反馈均衡器（Decision Feedback Equalizer，DFE）能补偿具有严重符号间干扰（Inter Symbol Interference，ISI）的信道，且不存在线性均衡器增强噪声的影响。而在其基础上改进的运用误差反馈的DFE，可利用误差反馈滤波器来减少传统DFE中存在的误差信号的相关性，同时其硬件实现的复杂度没有明显提高。理论分析和仿真表明，这种方法比传统的DFE更有效，特别是针对信道有严重符号间干扰的情况。     

基于多用户反馈的判决反馈均衡器的研究

本文提出的一种新颖的基于多用户反馈的判决反馈均衡器,解决了在CDMA多用户检测中传统自适应判决反馈均衡器误码率高、系统容量小的缺点.它由具有误差反馈滤波器的判决反馈均衡器(Decision Feedback Equalizer with Error Feedback Filter,DFE-EFF)构成,并在判决后反馈多用户数据抵消多址干扰(多用户反馈干扰抵消).文中给出其结构图,分析各种判决反馈均衡算法.理论证明,具有误差反馈滤波器的多用户反馈干扰抵消判决反馈均衡器(多用户反馈干扰抵消DFE-EFF)较各种判决反馈均衡器为最优,它能同时有效处理ISI,MAI和噪声的干扰.仿真结果表明,在误码率性能和系统容量两方面,多用户反馈干扰抵消DFE-EFF比DFE、DFE-EFF均有较大改善.     

LabVIEW现场可编程门阵列模块数据采集系统仿真

现场可编程门阵列（FPGA）~数据采集、信号处理、测量控制等领域发挥着越来越重要的作用。目前,美国国家仪器（NI）公司已经将其图形化编程语言LabVIEW的应用扩展到了FPGA开发领域,从而使FPGA的开发变得相对容易和便捷。基于NI公司的CompactRIO系统架构,选用N19205模块,利用仿真技术开发了一套数据采集系统,能够对信号进行采集并分析采集信号的振幅谱和相位谱。该数据采集系统具有一定的实际意义和价值,并可进一步扩展为自动化软件测试平台。     

微小型无人机数据链分发系统研究

当前微小型无人机系统还没有完整的数据链,数据分发难以实现,战场信息得不到共享,针对这一问题,对微小型无人机数据链进行研究,并提出战场数据分发解决方案,为建立完整的微小型无人机数据链传输系统奠定理论基础。     

基于FPGA的煤粉浓度测量系统设计

煤粉浓度对电厂发电效率具有直接影响,基于可编程逻辑门阵列（FPGA）,设计了测量煤粉浓度的双通道数据采集系统。系统以 Altera 公司的 CycloneⅡ代 FPGA 为主控制芯片,通过控制 AD9223模数转换器,实现数据转换;采用 Cypress公司的 CY7C68013A芯片,以及 Slave-FIFO方式存储时序,通过 USB实现转换的数据与计算机之间的传输。采用 LabVIEW软件完成上位机数据采集界面的设计。系统实现了对煤粉浓度微弱变化的测量与控制,有效提高了煤粉的燃烧效率。     

基于FPGA的PCIe接口逻辑设计与实现

为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于Root Port仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1 620 MB/s,DMA读速率最高可达1 427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。     

基于现场可编程门阵列的单载波频域均衡系统

利用Xilinx公司的FPGA器件,实现单载波频域均衡的算法。针对实现过程中资源消耗较多的问题,提出了基于快速傅里叶变换/逆快速傅里叶变换的突发实现方法和除法的查找表实现方法,并通过集成软件环境(ISE)软件内嵌的综合工具对整个系统进行综合,查看在使用此2种实现方法时的现场可编程门阵列内部的资源消耗,并将其与使用传统方法时的资源消耗情况进行对比,从而证实了此2种实现方法对资源的节约,同时对频域均衡系统进行了仿真,验证了方案的可行性。     

基于数据链的无人机空中自动防撞技术

分析了一种基于数据链的自动空中防撞技术,从空中自动防撞系统需求出发,描述了系统基本工作原理和流程。采用二次曲线拟合方法,给出了最优控制数学模型,以求解无人机航路间的最小距离,实现最优机动操作组合。仿真分析结果表明,空中自动防撞系统可在碰撞发生前的最后时刻有效完成逃逸操作,避免发生飞行碰撞,可为无人机编队提供进近飞行的安全防护。     

基于FPGA实现的FFT插值正弦波频率估计

在分析双绂幅度法（Rife）、修正双线幅度法（MRife）、傅里叶系数插值迭代3种算法的基础上,结合FPGA的并行处理优势,将迭代变为并行运算,由此得出了一种快速频率估计算法。并将新算法进行FPGA设计,给出了算法流程图。仿真结果表明,当Esn〉-14dB时,新算法的频率估计均方误差接近卡拉美一罗限（CRB）。     

基于扩频通信的低压电力线载波芯片的设计

为了适应智能电网的发展要求,本文提出了一种基于扩频通信理论的低压电力线载波扩频通信芯片的设计。通过对有关文献资料中相关设计的大量分析、比较,以及对最新理论建模工具SystemView的应用,本文应用Verilog-HDL语言对该电路进行了设计,并利用FPGA（Field Programmable Gata Array）进行了实验验证。实验结果表明,本设计电路可以准确地解调出电力线上的数据信号,并很好地满足相关的性能指标,从而完成电力线上信息的数字化通信的功能。     

一种基于MATLAB及FPGA的FIR低通滤波器的设计与实现

充分利用有限冲击响应数字滤波器(Finite Impulse Response digital filter,FIR)系数的对称特性,借助于MAT-LAB语言和现场可编程门阵列(FPGA)实现了一种高效的低通滤波器。设计过程中通过简化的VHDL语言编写程序,实现了加减乘法运算,使用优化的CSD编码技术缩短了乘法器的运算时间,采用FPGA滤波器芯片和QuartusⅡ软件搭建仿真电路、用Matlab软件进行理论验证。实验结果基本符合理论值,验证了此种滤波器的实现方法简单,计算速度快,节省硬件资源,抗干扰能力强,灵活,性能优于传统的FIR滤波器。     

基于FPGA的100Msps高速数据采集系统设计

本文设计了一套可以达到100Msps的数据采集、处理系统。系统采用现场可编程门阵列作为控制器件,利用现场可编程门阵列并发特性提高系统的速度,内置先入先出,利用通用串行总线芯片可实现高速传输采集数据。本系统具有数据采集、实时显示的功能,能够满足高速、实时性要求高等场合需要。